|
|
Fault tolerant systems design automation
Lojda, Jakub ; Plíva, Zdeněk (referee) ; Steininger, Andreas (referee) ; Sekanina, Lukáš (advisor)
Pokud je požadováno, aby digitální systém dosáhl vysoké úrovně spolehlivosti, musí zachovat funkčnost i v případě přítomnosti přirozeně se objevujících poruch. Mnoho takových systémů využívá hradlová pole FPGA (z angl. Field Programmable Gate Array). Jedním z přístupů ke zvýšení spolehlivosti systému je začlenění mechanismů odolnosti proti poruchám (OPP; angl. Fault Tolerance). Není však snadné navrhovat systémy tak, aby byly OPP. V této disertační práci je navržen, prozkoumán a popsán automatický způsob transformace popisu systému do jeho podoby zvyšující OPP. Prezentovaný výzkum klade důraz na obecnost tohoto procesu, který umožňuje znovupoužitelnost metod mezi odlišnými formáty popisu, různými jazyky a úrovněmi abstrakce. Tato práce zkoumá navrhovanou metodu a její hlavní aspekty: metody úpravy zdrojového kódu, strategie návrhu OPP a akceleraci měření dosažené úrovně OPP. V neposlední řadě práce prezentuje postup návrhu, který cílí na minimalizaci požadovaných měření parametrů, což výrazně urychluje automatický návrh systému OPP. Během výzkumu prezentovaného v této práci bylo experimentálně studováno několik případů. Různé obvody popsané v odlišných jazycích byly optimalizovány dle rozdílných metrik spolehlivosti tak, aby během výzkumu bylo pokryto více scénářů. První kroky ve výzkumu využívají řídicí jednotku robota napsanou v C++ jako cíl pro vyhodnocení manipulace se zdrojovým kódem. Optimalizace se zaměřuje na procentuální zastoupení tzv. kritických bitů (z angl. critical bits) na FPGA. Následně byly místo řídicí jednotky robota použity naše testovací obvody, rovněž popsané v C++. K automatickému přiřazení nejvhodnějších mechanismů OPP (např. třímodulové redundance, z angl. Triple Modular Redundancy - TMR; nebo N-modular Redundancy - NMR) byla nejprve použita strategie založená na Multiple-choice Knapsack Problem (MCKP). Navrhovaná strategie nalezla řešení snižující počet kritických bitů o 18 % a zároveň snížila velikost obvodu (obojí ve srovnání s předchozím přístupem se statickou alokací mechanismů OPP). Poté byly implementovány prostředky pro vkládání mechanismů OPP do VHDL kódů. Testovací obvody popsané ve VHDL byly použity rovněž se strategií MCKP k nalezení řešení s nejlepším mediánem času do selhání (též známým jako t50). Pro tuto případovou studii bylo dosaženo cca 25% úspory velikosti obvodu ve srovnání s referenčním návrhem, ve kterém byly mechanismy OPP přiřazeny staticky a ručně. Prezentovaná metoda totiž umožňuje uživateli omezit oblast na čipu, která je pro daný systém dostupná a získat výsledek o optimální spolehlivosti pro tuto danou oblast (za předpokladů blíže specifikovaných v této práci). Rovněž byla testována obnova systému, která dále zlepšila výsledky t50 o 70 %. Nakonec byla provedena komplexní případová studie na reálném obvodu - řadiči rekonfigurace FPGA. V této případové studii se v praxi představuje způsob nalezení Paretovy fronty optimálních obvodů zohledňujících více kritérií, tj. spotřeba energie, velikost a střední doba do poruchy (z angl. Mean Time to Failure - MTTF). Metoda také umí využít principů dynamické částečné rekonfigurace FPGA pro obnovu systémů.
|
|
|
A Simple Digital Circuit Simulator
Kolman, Aleš ; Žaloudek, Luděk (referee) ; Sekanina, Lukáš (advisor)
Tituln. list esf This work is oriented on the simulation of digital circuits, especially small combinational and sequential circuits. This project is focused particularly on achieving the highest possible speed of simulation, for this reason was chosen programming language C. As Input format for this project was selected EDIF format of digital circuits. Output has not been specified.
|
|
|
Symbolic Regression and Coevolution
Drahošová, Michaela ; Žaloudek, Luděk (referee) ; Sekanina, Lukáš (advisor)
Symbolic regression is the problem of identifying the mathematic description of a hidden system from experimental data. Symbolic regression is closely related to general machine learning. This work deals with symbolic regression and its solution based on the principle of genetic programming and coevolution. Genetic programming is the evolution based machine learning method, which automaticaly generates whole programs in the given programming language. Coevolution of fitness predictors is the optimalization method of the fitness modelling that reduces the fitness evaluation cost and frequency, while maintainig evolutionary progress. This work deals with concept and implementation of the solution of symbolic regression using coevolution of fitness predictors, and its comparison to a solution without coevolution. Experiments were performed using cartesian genetic programming.
|
|
|
Multiobjective Optimization in EMC
Olivová, Jana ; Sekanina, Lukáš (referee) ; Křesálek,, Vojtěch (referee) ; Raida, Zbyněk (advisor)
The work is aimed to propose a methodology for creating an equivalent of composite materials used for construction of small aircraft. Such equivalent should enable to create numerical models of small aircraft in the simulation of precertication EMC tests for aircraft resistance against the lightning. Eliminating situations threatening the aircraft and passengers in the initial steps of the design will allow savings in production costs and contribute to the safety of air transport. In order to nd the equivalent of composite materials, global optimization methods will be used.
|
|
| |
|
|
Automated Multi-Objective Parallel Evolutionary Circuit Design and Approximation
Hrbáček, Radek ; Fišer, Petr (referee) ; Trefzer,, Martin (referee) ; Sekanina, Lukáš (advisor)
Spotřeba a energetická efektivita se stává jedním z nejdůležitějších parametrů při návrhu počítačových systémů, zejména kvůli omezené kapacitě napájení u zařízení napájených bateriemi a velmi vysoké spotřebě energie rostoucích datacenter a cloudové infrastruktury. Současně jsou uživatelé ochotni do určité míry tolerovat nepřesné nebo chybné výpočty v roustoucím počtu aplikací díky nedokonalostem lidských smyslů, statistické povaze výpočtů, šumu ve vstupních datech apod. Přibližné počítání, nová oblast výzkumu v počítačovém inženýrství, využívá rozvolnění požadavků na funkčnost za účelem zvýšení efektivity počítačových systémů, pokud jde o spotřebu energie, výpočetní výkon či složitost. Aplikace tolerující chyby mohou být implementovány efektivněji a stále sloužit svému účelu se stejnou nebo mírně sníženou kvalitou. Ačkoli se objevují nové metody pro návrh přibližně počítajících výpočetních systémů, je stále nedostatek automatických návrhových metod, které by nabízely velké množství kompromisních řešení dané úlohy. Konvenční metody navíc často produkují řešení, která jsou daleko od optima. Evoluční algoritmy sice přinášejí inovativní řešení složitých optimalizačních a návrhových problémů, nicméně trpí několika nedostatky, např. nízkou škálovatelností či vysokým počtem generací nutných k dosažení konkurenceschopných výsledků. Pro přibližné počítání je vhodný zejména multikriteriální návrh, což existující metody většinou nepodporují. V této práci je představen nový automatický multikriteriální paralelní evoluční algoritmus pro návrh a aproximaci digitálních obvodů. Metoda je založena na kartézském genetickém programování, pro zvýšení škálovatelnosti byla navržena nová vysoce paralelizovaná implementace. Multikriteriální návrh byl založen na principech algoritmu NSGA-II. Výkonnost implementace byla vyhodnocena na několika různých úlohách, konkrétně při návrhu (přibližně počítajících) aritmetických obvodů, Booleovských funkcích s vysokou nelinearitou či přibližných logických obvodů pro tří-modulovou redundanci. V těchto úlohách bylo dosaženo význammých zlepšení ve srovnání se současnými metodami.
|
|
|
Interactive Web Application for Design Space Exploration
Slávik, Denis ; Sekanina, Lukáš (referee) ; Vašíček, Zdeněk (advisor)
The desire of this thesis is to design and implement an interactive web interface that will allow users to select from a library of thousands of implementations of approximate adders and multipliers for circuit design and benchmarking, developed by Evolvable Hardware Group (EHW) from the Faculty of Information Technology at the Brno University of Technology. We will find out about the web technologies used for this thesis. Also, we will find a chapter devoted to designing a suitable user interface and an efficient algorithm to process and visualize several thousand implementations.
|
|
|
Application of Neural Accelerators on Rapsberry PI
Barna, Kristian ; Sekanina, Lukáš (referee) ; Vašíček, Zdeněk (advisor)
The presented bachelor thesis deals with the statistical evaluation of performance for hardward accelerator of deep neural networks. Describes convolutional neural networks along with mathematical calculations. Explains their acceleration and conversion to a format suitable for the Intel Movidius NCS accelerator. 8 hardware platforms and 22 neural network difficulties were compared experimentally. Up to 105-fold improvement was demonstrated in isolated inference of the MobileNetV2 network for the Raspber Pi platform using an accelerator. Performance between the tested platforms was also evaluated from an energy point of view. The application of facial identity demonstrated the conditions during real use. Possible limits of CNN acceleration on power-limited devices (Raspberry Pi) have been uncovered, especially due to improper selection of input image resolution. All measurements were evaluated by statistical procedures.
|
|
|
Grammatical Evolution in Software Optimization
Pečínka, Zdeněk ; Minařík, Miloš (referee) ; Sekanina, Lukáš (advisor)
This master's thesis offers a brief introduction to evolutionary computation. It describes and compares the genetic programming and grammar based genetic programming and their potential use in automatic software repair. It studies possible applications of grammar based genetic programming on automatic software repair. Grammar based genetic programming is then used in design and implementation of a new method for automatic software repair. Experimental evaluation of the implemented automatic repair was performed on set of test programs.
|
|
| |
guest ::
