|
|
Metodologie pro návrh číslicových obvodů se zvýšenou spolehlivostí
Straka, Martin ; Gramatová, Elena (oponent) ; Racek, Stanislav (oponent) ; Kotásek, Zdeněk (vedoucí práce)
Práce představuje alternativní metodiku k již existujícím technikám pro návrh číslicových systémů se zvýšenou spolehlivostí implementovaných do obvodů FPGA a doplňuje některé nové vlastnosti při realizaci a testování těchto systémů. Práce se opírá o využití částečné dynamické rekonfigurace obvodu FPGA při návrhu systémů odolných proti poruchám, kde může být částečná rekonfigurace využita jako mechanizmus pro opravu a zotavení systému po výskytu poruchy. Práce nejprve představuje obecné principy diagnostiky, testování a spolehlivosti číslicových systémů včetně stručného popisu programovatelných obvodů FPGA a jejich architektury. Dále pokračuje přehledem současných metod a technik při návrhu a implementaci systémů odolných proti poruchám do obvodů FPGA, kde jsou popsány zejména techniky z oblasti detekce a lokalizace poruch, opravy a posuzování kvality návrhu. Nejdůležitější částí práce je popis metodiky pro návrh, implementaci a testování systémů odolných proti poruchám, která byla vytvořena pro obvody FPGA, jejichž konfigurační paměť je založena na pamětech typu SRAM. Nejprve je prezentována technika pro vytváření a automatizované generování hlídacích obvodů pro číslicové systémy a komunikační protokoly v FPGA, následně je prezentovaná referenční architektura spolehlivého systému implementovaného do FPGA včetně několika odolných architektur využívajících principu částečné dynamické rekonfigurace jako mechanizmu opravy a zotavení po výskytu poruchy. Dále je popsán způsob řízení rekonfiguračního procesu a testovací platforma pro snadné testovaní a ověření kvality systémů odolných proti poruchám implementovaných dle navržené metodiky. V závěru jsou diskutovány experimentální výsledky a přínos práce.
|
|
|
Metodika návrhu synchronizace a obnovy stavu systému odolného proti poruchám
Szurman, Karel ; Fišer, Petr (oponent) ; Racek, Stanislav (oponent) ; Vlček, Karel (oponent) ; Kotásek, Zdeněk (vedoucí práce)
Tato disertační práce představuje metodiku vytvořenou pro návrh synchronizace a obnovy stavu systému odolného proti poruchám. Metoda synchronizace stavu navržená podle popsané metodiky umožňuje opravit stav paměťových prvků systému, které jsou implementovány v aplikační logické vrstvě číslicového návrhu v FPGA a jejichž hodnoty nelze opravit částečnou dynamickou rekonfigurací. Vytvořená metodika popisuje možné způsoby návrhu metod synchronizace s ohledem na granularitu TMR, závislost funkce systému na předchozích stavech a samotné architektuře číslicového systému. Metodika se blíže zaměřuje na hrubozrnné architektury TMR a problematiku synchronizace stavu v systémech řízených stavovými automaty nebo procesorem. V této práci je využití vytvořené metodiky předvedeno na návrhu metod synchronizace stavu pro systém řadiče sběrnice CAN odolného proti poruchám a zabezpečený systém mikrokontroléru NEO430. Při experimentálním ověření mechanismů opravy a obnovy stavu systému po poruše byla ověřena jak správná funkce systémů, tak jejich spolehlivost v přítomnosti simulovaných poruch typu SEU. V závěru práce jsou diskutovány dosažené experimentální výsledky a přínos práce.
|
|
|
Webový portál pro přístup ke generátoru VHDL kódů
Poupě, Petr ; Kaštil, Jan (oponent) ; Straka, Martin (vedoucí práce)
Bakalářská práce se zabývá vývojem portálu pro obsluhu generátoru VHDL kódů. Představuje dosavadní dostupné možnosti generování hlídacích obvodů. Důkladněji se zaměřuje především na obsluhu generátoru pomocí webového prostředí a jeho následného využití ze strany uživatelů a popisuje celý vývojový cyklus od analýzy, specifikace a implementace až k testování vytvořené aplikace. Práce má za výsledek systém založený na skriptovacím jazyce PHP a databázi MySQL, který umožňuje uživatelům spravovat celé projekty.
|
|
|
Webový portál pro aplikaci metodik pro zvyšování spolehlivosti
Poupě, Petr ; Kaštil, Jan (oponent) ; Mičulka, Lukáš (vedoucí práce)
Diplomová práce se zabývá vývojem webového portálu pro aplikaci metodik pro zvýšení spolehlivosti. Uvádí do problematiky systémů odolných proti poruchám a analyzuje požadavky na systém, které mají uživatelé pracující v tomto oboru. Popisuje cyklus vývoje od analýzy a specifikace aplikace přes návrh systému až po část implementace a testování. Detailněji se zaměřuje na návrh portálu, který nabízí komplexní a univerzální řešení problému, které vede k výsledné realizaci tohoto portálu. Tato realizace je pak součástí práce.
|
|
|
Jištěný řídicí systém
Kubáň, Michal ; Havlíček, Tomáš (oponent) ; Pavlík, Michal (vedoucí práce)
Tato práce pojednává o konstrukci jištěného řídicího systému malé vodní elektrárny (dále jen MVE). Jištěný řídicí systém spadá pod systémy odolné proti poruchám (angl. Fault Tolerant Systems). Nejdříve jsou rozebrány požadavky kladené na řídicí systém MVE. Práce se dále zabývá úvodem do problematiky systémů odolných proti poruchám. Požadavky na řídicí systém MVE a základy systémů odolných proti poruchám, jsou použity jako výchozí podklady ke specifikaci jištěného řídicího systému, jenž je v rámci této práce realizován.
|
|
|
Metodika návrhu synchronizace a obnovy stavu systému odolného proti poruchám
Szurman, Karel ; Fišer, Petr (oponent) ; Racek, Stanislav (oponent) ; Vlček, Karel (oponent) ; Kotásek, Zdeněk (vedoucí práce)
Tato disertační práce představuje metodiku vytvořenou pro návrh synchronizace a obnovy stavu systému odolného proti poruchám. Metoda synchronizace stavu navržená podle popsané metodiky umožňuje opravit stav paměťových prvků systému, které jsou implementovány v aplikační logické vrstvě číslicového návrhu v FPGA a jejichž hodnoty nelze opravit částečnou dynamickou rekonfigurací. Vytvořená metodika popisuje možné způsoby návrhu metod synchronizace s ohledem na granularitu TMR, závislost funkce systému na předchozích stavech a samotné architektuře číslicového systému. Metodika se blíže zaměřuje na hrubozrnné architektury TMR a problematiku synchronizace stavu v systémech řízených stavovými automaty nebo procesorem. V této práci je využití vytvořené metodiky předvedeno na návrhu metod synchronizace stavu pro systém řadiče sběrnice CAN odolného proti poruchám a zabezpečený systém mikrokontroléru NEO430. Při experimentálním ověření mechanismů opravy a obnovy stavu systému po poruše byla ověřena jak správná funkce systémů, tak jejich spolehlivost v přítomnosti simulovaných poruch typu SEU. V závěru práce jsou diskutovány dosažené experimentální výsledky a přínos práce.
|
|
|
Metodologie pro návrh číslicových obvodů se zvýšenou spolehlivostí
Straka, Martin ; Gramatová, Elena (oponent) ; Racek, Stanislav (oponent) ; Kotásek, Zdeněk (vedoucí práce)
Práce představuje alternativní metodiku k již existujícím technikám pro návrh číslicových systémů se zvýšenou spolehlivostí implementovaných do obvodů FPGA a doplňuje některé nové vlastnosti při realizaci a testování těchto systémů. Práce se opírá o využití částečné dynamické rekonfigurace obvodu FPGA při návrhu systémů odolných proti poruchám, kde může být částečná rekonfigurace využita jako mechanizmus pro opravu a zotavení systému po výskytu poruchy. Práce nejprve představuje obecné principy diagnostiky, testování a spolehlivosti číslicových systémů včetně stručného popisu programovatelných obvodů FPGA a jejich architektury. Dále pokračuje přehledem současných metod a technik při návrhu a implementaci systémů odolných proti poruchám do obvodů FPGA, kde jsou popsány zejména techniky z oblasti detekce a lokalizace poruch, opravy a posuzování kvality návrhu. Nejdůležitější částí práce je popis metodiky pro návrh, implementaci a testování systémů odolných proti poruchám, která byla vytvořena pro obvody FPGA, jejichž konfigurační paměť je založena na pamětech typu SRAM. Nejprve je prezentována technika pro vytváření a automatizované generování hlídacích obvodů pro číslicové systémy a komunikační protokoly v FPGA, následně je prezentovaná referenční architektura spolehlivého systému implementovaného do FPGA včetně několika odolných architektur využívajících principu částečné dynamické rekonfigurace jako mechanizmu opravy a zotavení po výskytu poruchy. Dále je popsán způsob řízení rekonfiguračního procesu a testovací platforma pro snadné testovaní a ověření kvality systémů odolných proti poruchám implementovaných dle navržené metodiky. V závěru jsou diskutovány experimentální výsledky a přínos práce.
|
|
|
Metodologie pro návrh číslicových obvodů se zvýšenou spolehlivostí
Straka, Martin ; Kotásek, Zdeněk (vedoucí práce)
Práce představuje alternativní metodiku k již existujícím technikám pro návrh číslicových systémů se zvýšenou spolehlivostí implementovaných do obvodů FPGA a doplňuje některé nové vlastnosti při realizaci a testování těchto systémů. Práce se opírá o využití částečné dynamické rekonfigurace obvodu FPGA při návrhu systémů odolných proti poruchám, kde může být částečná rekonfigurace využita jako mechanizmus pro opravu a zotavení systému po výskytu poruchy. Práce nejprve představuje obecné principy diagnostiky, testování a spolehlivosti číslicových systémů včetně stručného popisu programovatelných obvodů FPGA a jejich architektury. Dále pokračuje přehledem současných metod a technik při návrhu a implementaci systémů odolných proti poruchám do obvodů FPGA, kde jsou popsány zejména techniky z oblasti detekce a lokalizace poruch, opravy a posuzování kvality návrhu. Nejdůležitější částí práce je popis metodiky pro návrh, implementaci a testování systémů odolných proti poruchám, která byla vytvořena pro obvody FPGA, jejichž konfigurační paměť je založena na pamětech typu SRAM. Nejprve je prezentována technika pro vytváření a automatizované generování hlídacích obvodů pro číslicové systémy a komunikační protokoly v FPGA, následně je prezentovaná referenční architektura spolehlivého systému implementovaného do FPGA včetně několika odolných architektur využívajících principu částečné dynamické rekonfigurace jako mechanizmu opravy a zotavení po výskytu poruchy. Dále je popsán způsob řízení rekonfiguračního procesu a testovací platforma pro snadné testovaní a ověření kvality systémů odolných proti poruchám implementovaných dle navržené metodiky. V závěru jsou diskutovány experimentální výsledky a přínos práce.
|
|
|
Webový portál pro přístup ke generátoru VHDL kódů
Poupě, Petr ; Kaštil, Jan (oponent) ; Straka, Martin (vedoucí práce)
Bakalářská práce se zabývá vývojem portálu pro obsluhu generátoru VHDL kódů. Představuje dosavadní dostupné možnosti generování hlídacích obvodů. Důkladněji se zaměřuje především na obsluhu generátoru pomocí webového prostředí a jeho následného využití ze strany uživatelů a popisuje celý vývojový cyklus od analýzy, specifikace a implementace až k testování vytvořené aplikace. Práce má za výsledek systém založený na skriptovacím jazyce PHP a databázi MySQL, který umožňuje uživatelům spravovat celé projekty.
|
|
|
Webový portál pro aplikaci metodik pro zvyšování spolehlivosti
Poupě, Petr ; Kaštil, Jan (oponent) ; Mičulka, Lukáš (vedoucí práce)
Diplomová práce se zabývá vývojem webového portálu pro aplikaci metodik pro zvýšení spolehlivosti. Uvádí do problematiky systémů odolných proti poruchám a analyzuje požadavky na systém, které mají uživatelé pracující v tomto oboru. Popisuje cyklus vývoje od analýzy a specifikace aplikace přes návrh systému až po část implementace a testování. Detailněji se zaměřuje na návrh portálu, který nabízí komplexní a univerzální řešení problému, které vede k výsledné realizaci tohoto portálu. Tato realizace je pak součástí práce.
|
host ::
RSS.