|
|
AUTOMATED TESTING OF 10GbE DEVICES
Avramović, Nikola ; Dvořák, Vojtěch (oponent) ; Fujcik, Lukáš (vedoucí práce)
This thesis deals with the designs of the functional verification model and the synthesizable tester of the 10Gb Ethernet devices that use XGMII interface. VHDL programming language is used to describe the model. This thesis consists of the creation of the bus functional model and the design of the tester that is implemented as a generic self-test module. The resulting design allows for verification and testing of the PHY and MAC layers. DE5-Net development board was used in the implementation of the tester. The board was fitted with FPGA Stratix V circuit, by Altera.
|
|
|
Vývojová deska s ARM Cortex M4
Volek, Lukáš ; Macho, Tomáš (oponent) ; Burian, František (vedoucí práce)
V práci jsem se převážně zaměřil na návrh univerzálního systému pro testování nejen mikrokontroléru STM32F407/417 od firmy STMicroelectronics, ale následně i různých senzorů a komunikačních sběrnic. Výsledkem tak je hlavní deska s mnoha specializovanými konektory pro jednotlivé sběrnice současně s konektory zpřístupňujícími všechny I/O piny. Napájení je díky pokročilejším verzím spínaných stabilizátorů opět variabilní od jednoho Li-Ion článku přes dvojici alkalických článků, autobaterii, běžné síťové napájecí adaptéry (stejnosměrné i střídavé do 15 Vpp), USB, laboratorní zdroje s několika výstupy až po POE (napájení přes Ethernet). Napájecí napětí jsou pod kontrolou komparátorů s optickou signalizací. (S jejich použitím je ve většině případů možné snadno určit postiženou větev bez měřicího přístroje a hořících součástek.) Dalším důležitým parametrem byla robustnost napájecích větví i komunikačních linek. V rámci možností je tedy osazeno množství TVS, tlumicích indukčností a velkých kondenzátorů s nízkým ESR. Software pro počítač je určen pouze k základní demonstraci funkčnosti.
|
|
|
Tester for chosen sub-standard of the IEEE 802.1Q
Avramović, Nikola ; Dvořák, Vojtěch (oponent) ; Fujcik, Lukáš (vedoucí práce)
This master paper is dealing with the analysis of IEEE 802.1Q group of TSN standards and with the design of HW tester. Standard IEEE 802.1Qbu has appeared to be an optimal solution for this paper. Detail explanation of this sub-standard are included in this paper. As HW test the implementation, a protocol aware technique was chosen in order to accelerate testing. Paper further describes architecture of this tester, with detail explanation of the modules. Essential issue of protocol aware controlling objects by SW, have been resolved and described. Result proof that this technique has reached higher speed of testing, reusability, and fast implementation.
|
|
|
Převodník USB joysticku na ethernetové rozhraní pro řízení robotu
Šutera, Libor ; Florián, Tomáš (oponent) ; Burian, František (vedoucí práce)
Diplomová práce se zabývá návrhem a konstrukcí převodníku USB joysticku na Ethernetové rozhraní. V první části jsou teoreticky rozebrány oba protokoly použité pro převodník. Následuje rozbor současných mikroprocesorů na trhu a jejich možnosti uplatnění v tomto projektu, včetně specifikace použitého mikroprocesoru a jeho možnosti programování a ladění. Další část práce se zabývá podrobným návrhem hardwarové části převodníku. Poslední část popisuje softwarové vybavení mikroprocesoru a závěrečné zhodnocení práce.
|
|
|
Submikrosekundový digitální trigger
Valík, Jan ; Skácel, Josef (oponent) ; Levek, Vladimír (vedoucí práce)
Bakalářská práce se zabývá teoretickými východisky pro návrh a realizací zařízení, které zachytává digitální hrany na celkem 32 vstupech, opatřuje je časovým razítkem se submikrosekundovým rozlišením a odesílá prostřednictvím průmyslové sběrnice EtherCAT do nadřazeného systému. V textu bude provedena rešerše možných řešení dílčích problémů, jejich výběr a implementace do návrhu dle podmínek zadání, bude popsán průběh realizace a hotové zařízení bude podrobeno měření a vyhodnocení souladu se zadáním.
|
|
|
Vliv velikosti rámce na dělicí poměr v pasivních optických sítích XG-PON
Kočí, Lukáš ; Horváth, Tomáš (oponent) ; Münster, Petr (vedoucí práce)
Diplomová práce se zabývá teoretickou definicí pasivních optických sítí, dále popisem metod sdružování kanálů v pasivních optických sítích a problematikou koexistence případně migrace mezi standardy. Podstatou práce je standard XG-PON (10-Gigabit-capable Passive Optical Network). Tento standard je obecně definován spolu s popisem fyzické vrstvy. Podrobně je rozebrána jeho přenosová vrstva. Definovány jsou stavy, kterými prochází koncové jednotky během aktivačního procesu. Dále se diplomová práce zabývá procesem připojování koncových jednotek do pasivní optické sítě a časováním mezi centrální jednotkou a koncovými jednotkami. Simulačními modely je potvrzena vzrůstající čekací doba na připojení při zvyšování počtu připojujících se koncových jednotek. Rovněž je zkoumán vznik a řešení kolizních stavů společně s vyrovnáváním zpoždění během komunikace. V poslední části se diplomová práce zabývá vlivem indexu lomu na časování.
|
|
|
Vícekanálový převodník digitálního videosignálu HD-SDI
Kučera, Stanislav ; Bobula, Marek (oponent) ; Kubíček, Michal (vedoucí práce)
Tato diplomová práce se zabývá návrhem elektroniky převodníku šesti kanálů videosignálu SD, HD a 3G HD-SDI na linku 10-Gigabit Ethernet. V úvodní části je stanovena koncepce zařízení. Teoretická část práce rozebírá příslušné standardy a poskytuje podstatné informace týkající se návrhu digitální elektroniky, kde důraz je kladen na integritu signálu na vysokorychlostních linkách. Jsou využity zejména praktické příklady a ilustrace pomocí výpočtů a simulací. Návrhová část obsahuje popis návrhu všech významných bloků, zapojení FPGA, vstupů SDI a obvodu fyzické vrstvy 10-Gigabit Ethernetu. V závěrečné části je shrnuto oživení a měření na vyrobeném prototypu, je uveden příklad srovnávající výsledky simulace integrity signálu s měřením.
|
|
|
Submikrosekundový digitální trigger
Valík, Jan ; Skácel, Josef (oponent) ; Levek, Vladimír (vedoucí práce)
Bakalářská práce se zabývá teoretickými východisky pro návrh a realizací zařízení, které zachytává digitální hrany na celkem 32 vstupech, opatřuje je časovým razítkem se submikrosekundovým rozlišením a odesílá prostřednictvím průmyslové sběrnice EtherCAT do nadřazeného systému. V textu bude provedena rešerše možných řešení dílčích problémů, jejich výběr a implementace do návrhu dle podmínek zadání, bude popsán průběh realizace a hotové zařízení bude podrobeno měření a vyhodnocení souladu se zadáním.
|
|
|
Tester for chosen sub-standard of the IEEE 802.1Q
Avramović, Nikola ; Dvořák, Vojtěch (oponent) ; Fujcik, Lukáš (vedoucí práce)
This master paper is dealing with the analysis of IEEE 802.1Q group of TSN standards and with the design of HW tester. Standard IEEE 802.1Qbu has appeared to be an optimal solution for this paper. Detail explanation of this sub-standard are included in this paper. As HW test the implementation, a protocol aware technique was chosen in order to accelerate testing. Paper further describes architecture of this tester, with detail explanation of the modules. Essential issue of protocol aware controlling objects by SW, have been resolved and described. Result proof that this technique has reached higher speed of testing, reusability, and fast implementation.
|
|
|
Phy Simulation Model Of The Ieee 802.11ah
Jurák, Petr
This paper presents a MATLAB-based IEEE 802.11ah simulation model. This short article starts with a brief introduction to the IEEE 802.11ah standard. After that, the complete Tx block (on physical layer level) of the IEEE 802.11ah system is described. It is completely realized in the MATLAB program environment. Finally, its correctness is verified by several simulations.
|
host ::
RSS.