|
|
Model procesoru RISC-V
Barták, Jiří ; Dolíhal, Luděk (oponent) ; Zachariášová, Marcela (vedoucí práce)
V rámci snahy o minimalizaci spotřeby a plochy na čipu dochází k vývoji procesorů s aplikačně specifickou instrukční sadou. Dochází tak k vytváření nových instrukčních sad, které však často bývají tajné. Proti tomuto trendu stojí instrukční sada RISC-V, vyvinutá Kalifornskou univerzitou v Berkeley, která je plně otevřena. V této diplomové práci se pozornost věnuje analýze instrukční sady RISC-V a jazyků Chisel a CodAL, které slouží k popisu instrukčních sad a počítačových architektur. Jádrem práce je implementace modelu základní instrukční sady RISC-V a rozšíření pro dělení, násobení a 64-bitový adresový prostor a dále implementace modelu časování založeného na mikroarchitektuře Rocket Core. To vše v jazyce CodAL. Modely jsou dále využity ke generování překladače jazyka C a RTL reprezentace procesoru ve vývojovém prostředí Codasip Studio. Získaný překladač je porovnán s překladačem dostupným od tvůrců instrukční sady a výsledky použity k optimalizaci instrukční sady. RTL je syntetyzováno na FPGA Artix 7 a srovnáno s výsledky syntézy Rocket Core.
|
|
|
Zvýšení životnosti náhradních dílů strojů zpracujících půdu
Černín, Jiří ; Mrňa, Libor (oponent) ; Sigmund, Marian (vedoucí práce)
Tato diplomová práce se zabývá zvýšením životnosti dílů určených pro kultivaci půdy. Práce hodnotí stávající možnosti zlepšení užitné hodnoty opotřebitelných náhradních dílů. Praktickými zkouškami budou podložena doporučení pro nejvhodnější metody zvýšení životnosti. Práce také zkoumá doposud nezmapované metody testování pájených spojů. Výsledky jsou vyhodnoceny z hlediska kvality i ekonomické rentability. Veškeré závěry vyplývající z této práce jsou podloženy praktickými zkouškami všech testovaných dílů v těžkých podmínkách kamenitých půd při běžném pracovním nasazení.
|
|
|
Zvýšení životnosti náhradních dílů strojů zpracujících půdu
Černín, Jiří ; Mrňa, Libor (oponent) ; Sigmund, Marian (vedoucí práce)
Tato diplomová práce se zabývá zvýšením životnosti dílů určených pro kultivaci půdy. Práce hodnotí stávající možnosti zlepšení užitné hodnoty opotřebitelných náhradních dílů. Praktickými zkouškami budou podložena doporučení pro nejvhodnější metody zvýšení životnosti. Práce také zkoumá doposud nezmapované metody testování pájených spojů. Výsledky jsou vyhodnoceny z hlediska kvality i ekonomické rentability. Veškeré závěry vyplývající z této práce jsou podloženy praktickými zkouškami všech testovaných dílů v těžkých podmínkách kamenitých půd při běžném pracovním nasazení.
|
|
|
Model procesoru RISC-V
Barták, Jiří ; Dolíhal, Luděk (oponent) ; Zachariášová, Marcela (vedoucí práce)
V rámci snahy o minimalizaci spotřeby a plochy na čipu dochází k vývoji procesorů s aplikačně specifickou instrukční sadou. Dochází tak k vytváření nových instrukčních sad, které však často bývají tajné. Proti tomuto trendu stojí instrukční sada RISC-V, vyvinutá Kalifornskou univerzitou v Berkeley, která je plně otevřena. V této diplomové práci se pozornost věnuje analýze instrukční sady RISC-V a jazyků Chisel a CodAL, které slouží k popisu instrukčních sad a počítačových architektur. Jádrem práce je implementace modelu základní instrukční sady RISC-V a rozšíření pro dělení, násobení a 64-bitový adresový prostor a dále implementace modelu časování založeného na mikroarchitektuře Rocket Core. To vše v jazyce CodAL. Modely jsou dále využity ke generování překladače jazyka C a RTL reprezentace procesoru ve vývojovém prostředí Codasip Studio. Získaný překladač je porovnán s překladačem dostupným od tvůrců instrukční sady a výsledky použity k optimalizaci instrukční sady. RTL je syntetyzováno na FPGA Artix 7 a srovnáno s výsledky syntézy Rocket Core.
|
host ::
RSS.