|
|
Návrh protierozní a protipovodňové ochrany v zájmovém území reagující na klimatickou změnu
Mrázek, Vojtěch ; Larišová,, Lucie (oponent) ; Sobotková, Veronika (vedoucí práce)
Cílem práce je navržení protierozní a protipovodňové ochrany v zájmovém území KÚ Lukavec na současný stav a reagující na klimatickou změnu. Současně je potřeba zhodnotit míru erozního ohrožení půdy a analyzovat odtokové poměry na kritických plochách. V úvodní části jsou shrnuty informace o zkoumaném území a metody pro výpočet. V návrhové části je zpracovaný erozní rozbor a budou navržena vhodná protierozní a protipovodňová opatření. Pro výpočet odtokových poměrů je použit software DesQ-MaxQ, grafické výstupy a analýza erozních poměrů jsou vytvořeny v prostředí ArcGIS.
|
|
|
Klasifikace pohybových abnormalit pomocí genetického programování
Chudárek, Aleš ; Mrázek, Vojtěch (oponent) ; Drahošová, Michaela (vedoucí práce)
Při potlačování příznaků Parkinsonovy nemoci je pro pacienta velice důležité správné dávkovaní léků. Nesprávné dávkování může zapříčinit buďto nedostatečné potlačení příznaků nebo naopak při vysokých dávkách dochází k vedlejším účinkům, například dyskinezii. Ta se projevuje nedobrovolným pohybem svalů. Tato práce se zabývá problematikou automatizované klasifikace dyskinezie z pohybových dat nasnímaných pomocí tříosého akcelerometru umístěného na těle pacienta. V této práci je klasifikátor dyskinezie automatizovaně navrhován pomocí Kartézského genetického programování. Navržený klasifikátor dosahuje velmi dobré kvality při klasifikaci závažné míry dyskinezie (AUC = 0,94), což je srovnatelný výsledek jako u technik prezentovaných v odborné literatuře.
|
|
|
Možnosti akcelerace symbolické regrese pomocí kartézského genetického programování
Hodaň, David ; Mrázek, Vojtěch (oponent) ; Vašíček, Zdeněk (vedoucí práce)
Tato práce je zaměřena na hledání postupů, které by akcelerovaly symbolickou regresi v rámci kartézského genetického programování. Práce přibližuje kartézské genetické programování a jeho využití v úloze symbolické regrese. Zabývá se architekturou SIMD a instrukční sadou SSE a AVX. Práce představuje řadu optimalizačních metod, které vedou k výraznému urychlení evoluce v kartézském genetickém programování. Metoda bitově paralelní simulace používající vektory AVX2 umožňuje paralelně pracovat s 256 vstupními kombinacemi logického obvodu. Obdobně lze využít bajtově paralelní simulaci a pracovat se 32 bajty při evoluci obrazového filtru. Metoda akcelerace pomocí generování nativního kódu výrazně urychluje evaluaci kandidátních řešení. Nová metoda dávkové mutace může zrychlit evoluci kombinačních logických obvodů i tisíckrát v závislosti na velikosti problému. Kombinací zmíněných i dalších metod trvala například evoluce násobiček 5 x 5b v průměru 5,8 vteřin na procesoru Intel Core i5-4590.
|
|
|
Generátor aritmetických obvodů
Klhůfek, Jan ; Vašíček, Zdeněk (oponent) ; Mrázek, Vojtěch (vedoucí práce)
Cílem této bakalářské práce je představení návrhu a implementace generátoru aritmetických obvodů v jazyce Python umožňující export těchto obvodů do různých reprezentací popisu v plochých a hierarchických podobách. Práce se nejprve věnuje specifikaci HW struktur jednotlivých typů aritmetických obvodů a způsobům popisu těchto struktur do různých reprezentací. Následuje představení koncepce a implementace nástroje zvaného ArithsGen schopného generovat aritmetické obvody a exportovat je do různých reprezentací popisu. Výstupní reprezentace pak slouží ke snadné simulaci funkčnosti navržených obvodů (C), k popisu hardwaru a logické syntéze (Verilog), k formální verifikaci (BLIF) či ke globální optimalizaci obvodů s využitím evoluční strategie (CGP). V závěru byly generované reprezentace jednotlivě otestovány a s využitím logické syntézy vzájemně porovnány.
|
|
|
Inteligentní přístupový systém pro větší objekty
Truhlář, Jan ; Mrázek, Vojtěch (oponent) ; Vašíček, Zdeněk (vedoucí práce)
Cílem této práce je vytvořit autonomní vestavěné zařízení umožnující řízení přístupu pomocí bezkontaktní identifikace (RFID). Zařízení má dále umožnit konfiguraci a přístup k záznamům o průchodech skrz webové rozhraní a získávání aktualizací databáze přístupových karet pomocí sítě se smíšenou topologií (mesh). K realizaci je využit vývojový kit na bázi Espressif ESP8266, který je naprogramován pomocí otevřené elektronické platformy Arduino. Vytvořené řešení, díky podpoře MESH sítí, umožňuje nasazení i v místech, která nejsou přímo pokryta bezdrátovou, či metalickou sítí.
|
|
|
Aproximace obvodů v nástroji Yosys
Plevač, Lukáš ; Vašíček, Zdeněk (oponent) ; Mrázek, Vojtěch (vedoucí práce)
Cílem této práce je představení rozšíření cgploss, které slouží k optimalizaci kombinačních obvodů v nástroji Yosys. V první části práce bude představena metoda Kartézského genetického programování, která lze použít na návrh a optimalizaci obvodů. Tato kapitola dále popisuje možné reprezentace kombinačních obvodů pro Kartézské genetické programování. Následuje představení nástroje Yosys z uživatelského i implementačního hlediska a popis tvorby rozšíření pro tento nástroj. Následující kapitola popisuje návrh rozšíření cgploss a jeho vnitřní struktury. Dále je popisována implementace rozšíření a jeho ovládání. V závěru práce je otestována funkčnost nástroje a jednotlivé použité reprezentace obvodu jsou porovnány mezi sebou.
|
|
|
Knihovna pro vizualizaci logických obvodů
Scherfel, Walter ; Mrázek, Vojtěch (oponent) ; Vašíček, Zdeněk (vedoucí práce)
Táto bakalárska práca sa zaoberá štúdiou automatického generovania schém a následne návrhom a implementáciou knižnice na automatickú vizualizáciu logických obvodov. Knižnica je implementovaná v jazyku C++ s využitím knižníc Qt (na vizualizáciu) a Boost (na prácu s XML štruktúrou a parsovanie vstupu). Výsledky tejto práce umožňujú, narozdiel od väčšiny ostatných nástrojov plniacich podobný účel, užívateľovi použiť knižnicu, implementovanú v tejto práci, vrámci svojho projektu a prípadne ju doplniť vlastnou implementáciou.
|
|
|
Akcelerace evolučního návrhu obvodů na úrovni tranzistorů na platformě Zynq
Mrázek, Vojtěch ; Sekanina, Lukáš (oponent) ; Vašíček, Zdeněk (vedoucí práce)
Cílem této práce je návrh a realizace hardwarové jednotky umožňující automatickou syntézu integrovaných obvodů na úrovni tranzistorů. Práce je rozdělena na dvě části. První, teoretická část, se věnuje metodám návrhu obvodů s MOSFET tranzistory a problematice evolučních algoritmů. Dále rozebírá aktuální výsledky výzkumu v této oblasti a navazuje popisem nového přístupu evolučního návrhu a optimalizace číslicových obvodů na úrovni tranzistorů. Následující část se zabývá popisem hardwarové jednotky, která tuto novou metodu akceleruje na obvodu Zynq integrující procesor ARM a programovatelnou logiku. Funkčnost metody je prezentována na optimalizaci vícevstupých obvodů. Hardwarová jednotka byla využita v evolučním návrhu dvou a třívstupých hradel.
|
|
| |
|
|
Využití SAT solverů v úloze optimalizace kombinačních obvodů
Minařík, Vojtěch ; Mrázek, Vojtěch (oponent) ; Vašíček, Zdeněk (vedoucí práce)
Tato práce zavádí využití řešení problému SAT a jeho modifikací v úloze evolučního návrhu kombinačních obvodů. Motivací využití těchto problémů je zrychlení ohodnocování chromozomů kandidátních řešení fitness funkcí během evoluce v případech, kdy selhává metoda klasické simulace. Využití problému SAT, respektive #SAT umožňuje oproti simulaci zrychlení zejména pro komplikované obvody s velkým počtem vstupů. Implementované řešení se zalkádá právě na problému #SAT. Celkem byly implemenyovány dvě různé varianty využití tohoto problému. Varianty se liší metodou kontorly rozdílných hodnot na výstupech obvodu. Protože implementované řešení využívá k reprezentaci obvodu logickou formuli a zkoumá její splnitelnost, časová složitost algoritmu závisí především na logické složitosti navrhovaného obvodu.
|
host ::
RSS.