|
|
Sborník 19. Mezinárodní konference o uživatelsky programovatelných logických obvodech a jejich aplikacích (FPL)
Daněk, Martin ; Kadlec, Jiří ; Nelson, B.
Mezinárodní konference o uživatelsky programovatelných logických obvodech a jejich aplikacích (FPL) je nejstarší a největší konference pokrývající rychle rostoucí oblast programovatelných logických obvodů. Během posledních 18 let bylo ve sbornících této konference poprvé uveřejněno mnoho pokroků dosažených v oblasti rekonfigurovatelných architektur, aplikacích, návrhových metod a nástrojů. Konference si klade za cíl přilákat vědecké pracovníky a pracovníky z průmyslu z celého světa a umožnit širokou diskuzi o programovatelných hradlových polích (FPGA), zejména o jejich aplikacích, pokročilých metodách automatizace číslicového návrhu (EDA), nových systémových architekturách, procesorech pro vestavěné aplikace, aritmetických aplikacích, dynamické rekonfiguraci apod. Konference je každoročně organizována v Evropě a zúčastňují se jí nejvýznamnější vědci a výzkumní pracovníci. Konference FPL2009 byla uspořádána ÚTIA AV ČR ve spolupráci s řadou českých výzkumných skupin zabývajících se oblastí FPGA.
|
|
|
Řízení vztlaku a odtržení na lopatkách vetrných elektrárenúčinkem vírů majících osy orientované ve směru proudění
Tesař, Václav ; Kordík, Jozef ; Daněk, Martin
Příspěvek popisuje dvě alternativní verze tunelových modelů lopatek větrných elektráren pro výzkum řízení vztlaku při velkých úhlech náběhu. V obou je obtékání řízeno syntetickými (nebo hybridně syntetickými) proudy vytvářené v tryskách umístěných na horním (sacím) povrchu v 18ti procentech délky tětivy od náběžné hrany. Jinak však jsou obě verze odlišné. Ve verzi A je vytvářen syntetický proud ve spojité štěrbině rozprostírající se přes celé rozpětí modelu. Naproti tomu ve verzi B vytékají hybridně syntetické proudy antiparalelně (tj. se 180o vzájemným fázovým posuvem mezi sousedními tryskami) z řady trysek. Výtok je řízen soustavou malých fluidických ventilů bez pohyblivých součástek umístěných uvnitř modelu. Celkem překvapivě s ohledem na tuto odlišnost, je vztlak v obou případech řízen působením vírů majících osy orientované ve směru proudění.
|
|
|
Modelování sebeadaptujících se propojených prvků v Matlabu/Simulinku
Bartosinski, Roman ; Daněk, Martin ; Honzík, Petr ; Kadlec, Jiří
Poslední výzkumy v oblasti digitální technologie je zlevňují a zpřístupňují běžným občanům. Zároveň je většina každodenních zařízení (auta, lednice, mobilní telefony) vybavena elektronickou inteligencí s programovatelnými procesorovými prvky. Jak se počet takových propojených zařízení zvyšuje a při tom se zvyšuje tlak na snížení spotřeby energie, je nutné hledat nové techniky programování a používání zařízení efektivněji. Tento článek ukazuje základ pro vytváření a modelování nové generace sebeadaptujících systémů. První část popisuje platformu s FPGA pro implementaci sebeadaptivních propojených výpočetních prvků (Self-Adaptive Computing Networked Entity - SANE). Druhá část popisuje simulaci a základ implementace v prostředí Matlab/Simulink pro vývoj SANE v FPGA.
|
|
| |
|
|
Metody návrhu a verifikace pro rekonfigurovatelné návrhy v obvodu Atmel FPSLIC
Kadlec, Jiří ; Daněk, Martin
Částečná dynamická rekonfigurace umožňuje zvyšovat funkční hustotu návrhu, což ale vede ke složitějším metodám návrhu. Tento článek popisuje metodologii a návrhový postup pro rekonfigurovatelná zapojení z oblasti zpracování signálů a řídící techniky. Popisovaný postup začíná popisem v prostředí Matlab/Simulink, který je převeden do Handel-C a pak přeložen do VHDL a EDIFu a konfigurační informace pro FPGA obvody. Postup je předveden na příkladech.
|
|
|
Integrated iterative approach to FPGA placement
Daněk, Martin
This paper describes a new iterative method based on an integrated timing-driven approach to the FPGA layout synthesis. The method uses a global routing to assess the quality of a placement. The placement and routing algorithms use an unified nonlinear cost function that takes into account both area and delay constraints imposed by a design, and eliminates effects of different signal net routing orders.
|
|
|
Dynamic reconfiguration of FPGAs
Matoušek, Rudolf ; Pohl, Zdeněk ; Daněk, Martin ; Kadlec, Jiří
Dymnamic reconfiguration of FPGA devices has been an issue of the last decade. Althouth this new feature of currently available devices permits more robust and flexible designs, it has not been recognized by professionals. This paper disscussed demands placed by dynamic reconfiguration on design tools as well as on designes themselves. A case study is presented for the Atmel AT94K family and the supplied design tools, and values are provided that should aid in analyzing such designs.
|
|
|
Dynamic runtime partial reconfiguration in FPGA
Matoušek, Rudolf ; Daněk, Martin ; Pohl, Zdeněk ; Kadlec, Jiří
Runtime dynamic reconfiguration of FPGA devices has been an issue of the last decade. Although this feature permits more robust and more flexible designes and devices that posseses it are available on the market, it is not directly supported by the current design tools. This paper presents a simple design that uses true dymnamic reconfiguration for Atmel AT94K devices. The design has been implemented using a special feature of the currently available Figaro IDS5.2 tool in an innovative way.
|
|
|
Evolutionary techniques in physical design for FPGAs
Daněk, Martin ; Muzikář, Z.
This paper disscusses two studies of using evolutionary algorithms in physical design for FPGAs. The first study presents an adaptation of a genetic algorithm that optimises parametres of a linear delay model for Xilinx XC4000 FPGA and compares their performance to parameters optimised by hand. The second study showes implementation and performance of an adaptive technology mapping algorithm for XC4000 based on Wilsons XCS classifier system.
|
|
| |
host ::
RSS.