Národní úložiště šedé literatury Nalezeno 9 záznamů.  Hledání trvalo 0.00 vteřin. 
Metody návrhu a verifikace pro rekonfigurovatelné návrhy v obvodu Atmel FPSLIC
Kadlec, Jiří ; Daněk, Martin
Částečná dynamická rekonfigurace umožňuje zvyšovat funkční hustotu návrhu, což ale vede ke složitějším metodám návrhu. Tento článek popisuje metodologii a návrhový postup pro rekonfigurovatelná zapojení z oblasti zpracování signálů a řídící techniky. Popisovaný postup začíná popisem v prostředí Matlab/Simulink, který je převeden do Handel-C a pak přeložen do VHDL a EDIFu a konfigurační informace pro FPGA obvody. Postup je předveden na příkladech.

Chcete být upozorněni, pokud se objeví nové záznamy odpovídající tomuto dotazu?
Přihlásit se k odběru RSS.