Národní úložiště šedé literatury Nalezeno 6 záznamů.  Hledání trvalo 0.00 vteřin. 
The LD-RLS algorithm with directional forgetting implemented on a vector-like hardware accelerator
Bartosinski, Roman
The paper discusses an RLS algorithm based on the LDU decomposition (LD-RLS) with directional forgetting implemented on an embedded system with a vector-oriented hardware accelerator. The LD-RLS algorithm can be attractive for control applications to identify an unknown system or to track time-varying parameters. A solution of the LD-RLS algorithm directly contains the estimated parameters. It also offers a possibility to use a priori information about the identified system and its parameters. The implementation of the LD-RLS algorithm is done on an FPGA-based accelerator from a high-level abstraction. It is compared with an implementation of the same algorithm in software on the same platform.
Modelování sebeadaptujících se propojených prvků v Matlabu/Simulinku
Bartosinski, Roman ; Daněk, Martin ; Honzík, Petr ; Kadlec, Jiří
Poslední výzkumy v oblasti digitální technologie je zlevňují a zpřístupňují běžným občanům. Zároveň je většina každodenních zařízení (auta, lednice, mobilní telefony) vybavena elektronickou inteligencí s programovatelnými procesorovými prvky. Jak se počet takových propojených zařízení zvyšuje a při tom se zvyšuje tlak na snížení spotřeby energie, je nutné hledat nové techniky programování a používání zařízení efektivněji. Tento článek ukazuje základ pro vytváření a modelování nové generace sebeadaptujících systémů. První část popisuje platformu s FPGA pro implementaci sebeadaptivních propojených výpočetních prvků (Self-Adaptive Computing Networked Entity - SANE). Druhá část popisuje simulaci a základ implementace v prostředí Matlab/Simulink pro vývoj SANE v FPGA.
Návrh řídicí aplikace s využitím Processor Expert blocksetu
Stružka, P. ; Waszniowski, L. ; Bartosinski, Roman ; Bysterský, T.
Článek popisuje návrh řídicího systému bezkartáčového motoru s využitím Processor Expert blocksetu v prostředí Matlab-Simulink. Řídicí algoritmus je navržen v Simulinku a PE blockset poskytuje přístup k hardwarovým periferiím mikrokontroléru přes HAL. Chování řídicího algoritmu i s hardwarovými periferiemi je ověřena simulací. Zdrojový kód v jazyce C pro mikrokontrolér je vygenerovaný pomocí nástroje Real-Time Workshop.
Simulace hardwarových periferií MCU
Bartosinski, Roman ; Kadlec, Jiří
Článek popisuje možný způsob simulace hardwarových periferií MCU (např. PWM, Časovač, ADC) v prostředí Matlab/Simulink. A způsob jak může být generován řídicí kód pro tyto periferie.Popisovaná implementace využívá signály funkčního volání jako funkce periferií. V generovaném kódu z RTW je speciální blok Method, který reprezentuje přímo volané funkce použitých periferií.
Ko-simulace pomocí komunikačního serveru mezi MATLAB/Simulink a FPGA
Bartosinski, Roman ; Kadlec, Jiří
Článek popisuje FPGA komunikaci s MATLAB pomocí komunikačního serveru pro USB a sériový port RS232
PEERT- knihovna pro integraci nástroje Processor Expert s MATLAB/Simulink
Bartosinski, Roman ; Stružka, P. ; Waszniowski, L.
V článku je krátce představena knihovna PEERT. Tato knihovna propojuje nástroje MATLAB/Simulink a Processor Expert a je určena pro synchronizaci projektů a modelování embedded systémů. Ve spojení s nástrojem Real-Time Workshop umožňuje generovat zdrojové kódy z těchto modelů. Možnosti knihovny jsou naznačeny na dvou jednoduchých příkladech.

Chcete být upozorněni, pokud se objeví nové záznamy odpovídající tomuto dotazu?
Přihlásit se k odběru RSS.