Hlavní stránka > Výsledky hledání: Štěpán, Matěj
Hledej:
Tipy pro vyhledávaní :: Rozšířené hledání
Hledej ve sbírkách:
Seřadit podle: Zobrazit výsledky: Výstupní formát:
Národní úložiště šedé literatury Nalezeno 1 záznamů.  Hledání trvalo 0.00 vteřin. 
Implementace laditelného číslicového filtru do obvodu FPGA
 Štěpán, Matěj ; Pristach, Marián (oponent) ; Dvořák, Vojtěch (vedoucí práce)
Práce se zabývá problematikou návrhu číslicových IIR filtrů. V práci jsou představeny základní struktury IIR filtrů včetně kaskádové struktury SOS. V teoretické části je posouzena vhodnost koeficientů přenosové funkce, získaných pomocí nástroje Filter Designer, pro laditelný IIR filtr implementovaný do obvodu FPGA. V praktické části je popsán navržený laditelný IIR filtr v jazyce VHDL.
Úplný záznam

Viz též: podobná jména autorů
1 Štěpán, M.
11 Štěpán, Marek
3 Štěpán, Martin
2 Štěpán, Michael
2 Štěpán, Michal
7 Štěpán, Miroslav
Chcete být upozorněni, pokud se objeví nové záznamy odpovídající tomuto dotazu?
Přihlásit se k odběru RSS.
Digitální repozitář :: Hledej :: Nový záznam :: Personalizace :: Nápověda
Powered by Invenio v1.1.2
Spravuje admin.invenio@techlib.cz
Tato stránka je dostupná také v následujících jazycích:
Česky  English