|
|
Tvorba simulačních modelů jazyka P4
Bulička, Miroslav ; Matoušek, Jiří (oponent) ; Martínek, Tomáš (vedoucí práce)
Sdružení CESNET vyvíjí nástroj umožňující spouštět P4 programy na programovatelném hradlovém poli. Tento nástroj se využívá při návrhu digitálního obvodu, který prochází procesem verifikace. Pro verifikaci je prozatím využíván simulační model, který plně neodpovídá požadavkům. Bakalářská práce se zabývá seznámením s jazykem P4 a tvorbou jeho simulačních modelů. Práce má za cíl zejména vytvoření simulačního modelu, který přesněji odpovídá požadavkům sdružení CESNET tak, aby mohl být nahrazen dosavadní simulační model využívaný ve verifikačním prostředí. Tvorba modelu probíhala pomocí projektu BMv2, který umožňuje psaní simulačních modelů pro jazyk P4. Jako výchozí simulační model byl zvolen Simple switch, který je ve verifikačním prostředí prozatím využíván a který byl upravován podle požadavků. Výsledkem práce je simulační model odpovídající požadavkům sdružení CESNET.
|
|
|
Modelování a chování složených soustav ve střídavém elektrickém poli
Matoušek, Jiří ; Frk, Martin (oponent) ; Rozsívalová, Zdenka (vedoucí práce)
Předkládaná práce se zabývá modelováním průběhů dielektrických veličin a směsných vztahů pro řešení vlastností složených soustav v závislosti na frekvenci. V teoretické části je objasněna fyzikální podstata polarizačních mechanismů a vliv na permitivitu při měnící se teplotě a frekvenci. Jsou popsány děje uvnitř složené soustavy nacházející se v elektrickém poli, je vytvořen přehled směsných vztahů a způsoby jejich odvozování. Praktickou částí práce je program pro využití při výuce umožňující modelovat závislost dielektrických veličin na frekvenci a Coleho-Coleho kruhový diagram. U směsí umožňuje modelovat frekvenční průběhy relativní permitivity podle Maxwellova, Böttcherova a Lichteneckerova směsného vztahu.
|
|
|
Vysokorychlostní paketové DMA přenosy do FPGA
Kubálek, Jan ; Matoušek, Jiří (oponent) ; Martínek, Tomáš (vedoucí práce)
Tato práce se zabývá návrhem, implementací, testováním a měřením firmwarového modulu pro čip FPGA, který zajišťuje DMA přenosy síťových dat z RAM počítače do samotného čipu na síťové kartě. Tyto přenosy jsou prováděny přes sběrnici PCIe rychlostí až 100Gb/s s možností podpory rychlostí 200 Gb/s a 400 Gb/s. Cílem této technologie je umožnit zpracování síťového provozu za účelem údržby páteřních uzlů sítě a datových center. Modul je současně navržen tak, aby jej bylo možné použít na různých typech FPGA čipů a to především od firem Xilinx a Intel.
|
|
|
Generátor IPv6 prefixových sad
Utkin, Kirill ; Kučera, Jan (oponent) ; Matoušek, Jiří (vedoucí práce)
Vzhledem k aktivnímu rozvoje protokolu IPv6 dochází k nárůstu počtu IPv6 prefixů ve směrovacích tabulkách. Vzhledem k tomuto faktu je zapotřebí se vyvíjet nové vyhledávací algoritmy. Avšak, efektivní testování takových algoritmů je závislé na velikosti prefixových sad, které v dnešní době se skládají jen z malého počtu záznamů. Cílem této bakalářské práce je návrh a implementace generátoru IPv6 prefixů, jenž bude vycházet z alokačních politik pro přidělování adresového prostoru. Návrhu vlastního generátoru předcházelo nastu- dování a implementace generátoru V6Gene. S cílem ověření funkčnosti implementovaných generátorů byly použity metody srovnání rozložení délek a hodnot úrovní prefixů mezi reál- nou a vygenerovanou sadou prefixů. Nakonec generátory byly porovnány z pohledu rychlosti generování a paměťové spotřeby.
|
|
| |
|
|
Fast Generator of Network Flows
Budiský, Jakub ; Dvořák, Milan (oponent) ; Matoušek, Jiří (vedoucí práce)
This master's thesis analyzes existing solutions for generating network traffic designed for testing network components. It focuses on IP network flows and aims towards a flow generator capable of producing flow-based synthetic traffic with speeds up to several tens of gigabits per second. A tool with such purpose, called FLOR, is designed and implemented, taking a stochastic approach to flow planning. It is evaluated and compared to the related work afterwards. Several performance improvements are proposed.
|
|
|
Měření parametrů komunikace přes PCI Express
Matějka, Martin ; Martínek, Tomáš (oponent) ; Matoušek, Jiří (vedoucí práce)
Táto bakalárska práca sa zaoberá vytvorením jednotky, ktorá je schopná merať parametre komunikácie na zbernicovom štandarde PCI Express 3.0. Navrhnutá jednotka je určená pre čip FPGA umiestnený na akceleračnej karte s PCI Express rozhraním. Zároveň opisuje softvér implementovaný v jazyku C, určený na jej ovládanie. V poslednej časti tejto práce sú ukázané experimenty s navrhnutou a implementovanou jednotkou.
|
|
|
Srovnání generátorů IPv6 prefixových sad
Vašek, Dominik ; Kučera, Jan (oponent) ; Matoušek, Jiří (vedoucí práce)
Cílem této bakalářské práce je porovnání generátorů IPv6 prefixových sad. V první části práce je představen protokol IPv6 a politiky přidělování IPv6 registrátorů, které tvoří základ řešené problematiky. Následně jsou zmíněny tři existující generátory prefixových sad, jejichž popis je k dispozici. V druhé části je navržena a implementována série testů pro porovnávání generátorů prefixových sad. V poslední části jsou provedeny testy prefixových sad na základě dříve definovaných kritérií. Na základě provedených testů byl vyvozen závěr, že prefixové sady vygenerované generátory IPv6Table a NonRandom, jejichž implementace je veřejně dostupná, vykazují velkou chybu v porovnání s realitou. S ohledem na popis generátoru V6Gene lze očekávat, že prefixové sady vygenerované tímto generátorem by měly dosahovat výrazně menší chyby v porovnání s realitou. Implementace tohoto generátoru však není veřejně dostupná, takže tato očekávání nebylo možné experimentálně ověřit.
|
|
|
Automatická konfigurace obslužných nástrojů pro FPGA firmware
Perešíni, Martin ; Matoušek, Jiří (oponent) ; Kučera, Jan (vedoucí práce)
Táto bakalárska práca sa zaoberá návrhom automatickej konfigurácie obslužných nástrojov pre FPGA firmvér. Zadanie práce je riešené v rámci výskumnej aktivity združenia CESNET, ktoré sa venuje vývoju hardvérovo akcelerovaných sieťových kariet postavených na technológií FPGA. Cieľom práce je náhrada súčasného neflexibilného systému pre popis štruktúry firmvéru, ktorý je použitý združením v projektoch NIC, HANIC a SDM. Pôvodný systém je založený na popise firmvéru samostatným XML súborom, ktorý je vytváraný ručne pre každú konfiguráciu. Na základe dôkladnej analýzy problémov systému bol vytvorený návrh. Následne bol tento systém nahradený Device Tree popisom, ktorý dovoľuje automatické generovanie popisu konfigurácie zmenou v prekladovom systéme platformy NetCOPE. Vygenerovaný popis je priamo distribuovaný spolu s hardvérovou konfiguráciou. Softvérové nástroje pracujúce s firmvérom využijú popis pre prácu s firmvérom. V práci bol návrh systému implementovaný a následne bola úspešne overená jeho funkčnosť na nástroji ethctl. Na záver práce sú spomenuté ďalšie možné rozšírenia systému.
|
|
|
Probabilistic Packet Classification Acceleration on FPGA
Kurka, Denis ; Matoušek, Jiří (oponent) ; Kekely, Lukáš (vedoucí práce)
Classifying network packets is a crucial task in networking systems, as it allows for efficient routing and filtering of data. Probabilistic filters are a classification method that uses different techniques to approximate the membership of a packet in a set of rules. This work investigates three algorithms: Bloom, cuckoo, and xor filter. The main aim is to compare the performance of these three methods when implemented as hardware components in FPGA systems. The evaluation criteria include error rate, maximal frequency, and FPGA resource usage, primarily focusing on memory. The results indicate that the xor filter outperforms the others regarding error rate, which is superior in any error rate category. The Bloom filter is the fastest option for smaller and quicker components where a higher error rate is tolerable. The cuckoo filter is the most resource-efficient when FPGA logic is the primary concern. These findings contribute to the development of optimised classification systems and provide valuable insights into the possibilities of implementing probabilistic filters in hardware architectures.
|
host ::
RSS.