|
|
Vývoj sériových komunikačních periferií pomocí FPGA
Štraus, Pavel ; Adamec, Filip (oponent) ; Frýza, Tomáš (vedoucí práce)
Bakalářská práce je zaměřena na dvě periferie. První vytváří ze vstupních paralelních dat výstupní sériový signál podle standardu UART. Tento sériový signál je tvořen start bitem, datovými bity, paritou a stop bitem. Počet datových bitů je proměnný a to v závislosti na nastavení řídících signálů Dat0 a Dat1. Dále je možné zabezpečení pomocí paritního bitu, kde je možné volit mezi sudou či lichou paritou. Po tomto bitu již následuje stop bit či dva stop bity. Druhá periferie realizuje sběrnici I2C. Jedná se o dvouvodičovou sběrnici, která používá vodiče SDA a SCL. Vodič SDA slouží pro přenos dat, pokud je hodinový signál SCL v logické 1. Při použité 3,3 V logice je hodnota log. 1 rovna právě tomuto napětí. Pokud nedochází ke komunikaci je vodič SDA i SCL v úrovni log. 1. Komunikace je zahájena podmínkou startu a ukončena podmínkou stop. Periferie byly naprogramovány pomocí programovacího jazyka VHDL a po naprogramování byly funkce ověřeny pomocí simulace ve volném vývojovém prostředí Xilinx ISE WebPACK. Následně proběhly realizace pomocí FPGA Virtex-II XC2V1000. Správná funkce obou periferií je zachycena na oscilogramech.
|
|
|
Procesorem řízený záložní zdroj
Hořák, Jan ; Štraus, Pavel (oponent) ; Kubíček, Michal (vedoucí práce)
Tato bakalářská práce se zabývá návrhem procesorem řízeného záložního zdroje. Cílem je navrhnout zařízení, kterým bude možno dobíjet mnoho druhů mobilních přístrojů s kapacitou baterie do 2Ah. Hlavním řídícím prvkem bude mikroprocesor, který bude zaznamenávat data ze zdroje a ukládat je na SD kartu. Při návrhu zařízení je brán zřetel na přenositelnost a odolnost zařízení. Výsledkem práce je kompletně navržený a vytvořený záložní zdroj, včetně řídícího kódu mikrokontroléru.
|
|
|
Zvuková karta pro PC s obvodem FPGA
Štraus, Pavel ; Kováč, Michal (oponent) ; Kubíček, Michal (vedoucí práce)
Diplomová práce je zaměřena na převod vstupního analogového napětí na digitální hodnotu, která je zasílána pomocí Ethernetového rozhraní do PC pomocí UDP datagramů. Převod je proveden pomocí Sigma–Delta převodníku prvního řádu a data po převodu jsou ve formě pulsně kódové modulace. Převodník se skládá z několika samostatných bloků. Některé bloky jsou realizovány mimo FPGA, jiné jsou naprogramovány pomocí jazyka VHDL a implementovány v FPGA. Příchozí UDP datagramy jsou zachyceny pomocí vytvořeného programu a data jsou uložena do textového souboru, který je dále zpracován v programu MATLAB. Takto navržený ADC může tvořit jednoduchou zvukovou kartu či sloužit k měření pomalu se měnících analogových signálů, které mohou být například výstupní napětí senzorů neelektrických veličin nebo napájecí napětí v systému.
|
|
|
Hodnocení finančního zdraví vybraného podniku a návrhy na jeho zlepšení
Holík, Lenka ; Štraus, Pavel (oponent) ; Zemánková, Lenka (vedoucí práce)
V diplomové práci bude provedena analýza vnějšího a vnitřního prostředí, společně s finanční analýzou společnosti LAUFEN CZ, s.r.o. v letech 2006 až 2012. Diplomová práce bude rozdělena na teoretická východiska, ve kterých budou uvedeny hlavní zdroje informací a popsány jednotlivé metody s nástroji vnější, vnitřní a finanční analýzy a na analýzu současného stavu společnosti. Na závěr bude shrnutí výsledků a případné návrhy řešení problémových oblastí.
|
|
|
Procesorem řízený záložní zdroj
Hořák, Jan ; Štraus, Pavel (oponent) ; Kubíček, Michal (vedoucí práce)
Tato bakalářská práce se zabývá návrhem procesorem řízeného záložního zdroje. Cílem je navrhnout zařízení, kterým bude možno dobíjet mnoho druhů mobilních přístrojů s kapacitou baterie do 2Ah. Hlavním řídícím prvkem bude mikroprocesor, který bude zaznamenávat data ze zdroje a ukládat je na SD kartu. Při návrhu zařízení je brán zřetel na přenositelnost a odolnost zařízení. Výsledkem práce je kompletně navržený a vytvořený záložní zdroj, včetně řídícího kódu mikrokontroléru.
|
|
|
Vývoj sériových komunikačních periferií pomocí FPGA
Štraus, Pavel ; Adamec, Filip (oponent) ; Frýza, Tomáš (vedoucí práce)
Bakalářská práce je zaměřena na dvě periferie. První vytváří ze vstupních paralelních dat výstupní sériový signál podle standardu UART. Tento sériový signál je tvořen start bitem, datovými bity, paritou a stop bitem. Počet datových bitů je proměnný a to v závislosti na nastavení řídících signálů Dat0 a Dat1. Dále je možné zabezpečení pomocí paritního bitu, kde je možné volit mezi sudou či lichou paritou. Po tomto bitu již následuje stop bit či dva stop bity. Druhá periferie realizuje sběrnici I2C. Jedná se o dvouvodičovou sběrnici, která používá vodiče SDA a SCL. Vodič SDA slouží pro přenos dat, pokud je hodinový signál SCL v logické 1. Při použité 3,3 V logice je hodnota log. 1 rovna právě tomuto napětí. Pokud nedochází ke komunikaci je vodič SDA i SCL v úrovni log. 1. Komunikace je zahájena podmínkou startu a ukončena podmínkou stop. Periferie byly naprogramovány pomocí programovacího jazyka VHDL a po naprogramování byly funkce ověřeny pomocí simulace ve volném vývojovém prostředí Xilinx ISE WebPACK. Následně proběhly realizace pomocí FPGA Virtex-II XC2V1000. Správná funkce obou periferií je zachycena na oscilogramech.
|
|
|
Hodnocení finančního zdraví vybraného podniku a návrhy na jeho zlepšení
Holík, Lenka ; Štraus, Pavel (oponent) ; Zemánková, Lenka (vedoucí práce)
V diplomové práci bude provedena analýza vnějšího a vnitřního prostředí, společně s finanční analýzou společnosti LAUFEN CZ, s.r.o. v letech 2006 až 2012. Diplomová práce bude rozdělena na teoretická východiska, ve kterých budou uvedeny hlavní zdroje informací a popsány jednotlivé metody s nástroji vnější, vnitřní a finanční analýzy a na analýzu současného stavu společnosti. Na závěr bude shrnutí výsledků a případné návrhy řešení problémových oblastí.
|
|
|
Zvuková karta pro PC s obvodem FPGA
Štraus, Pavel ; Kováč, Michal (oponent) ; Kubíček, Michal (vedoucí práce)
Diplomová práce je zaměřena na převod vstupního analogového napětí na digitální hodnotu, která je zasílána pomocí Ethernetového rozhraní do PC pomocí UDP datagramů. Převod je proveden pomocí Sigma–Delta převodníku prvního řádu a data po převodu jsou ve formě pulsně kódové modulace. Převodník se skládá z několika samostatných bloků. Některé bloky jsou realizovány mimo FPGA, jiné jsou naprogramovány pomocí jazyka VHDL a implementovány v FPGA. Příchozí UDP datagramy jsou zachyceny pomocí vytvořeného programu a data jsou uložena do textového souboru, který je dále zpracován v programu MATLAB. Takto navržený ADC může tvořit jednoduchou zvukovou kartu či sloužit k měření pomalu se měnících analogových signálů, které mohou být například výstupní napětí senzorů neelektrických veličin nebo napájecí napětí v systému.
|
|
|
Implementace systému Bedaux ve vybraném podniku
Martínek, David ; Dvořák, Jiří (vedoucí práce) ; Štraus, Pavel (oponent)
Tato diplomová práce se zabývá implementací systému Bedaux ve společnosti Laufen CZ. Jejími dopady na fungování společnosti z pohledu produktivity práce a nákladových hledisek. V první části je popsán systém Bedaux z pohledu teoretické roviny, jakož to základ pro praktickou část. V praktické části je popisován a poté hodnocen průběh implementace s důsledky jak na jednotlivé pracovníky, tak celou firmu. Na základě těchto výsledků z praktické části jsou navržena doporučení na zlepšení a fungování systému Bedaux ve společnosti. V závěrečné části je zhodnocena práce jako celek.
|
host ::
RSS.