Název: Využití verifikace pro ověřování odolnosti proti poruchám u systémů založených na FPGA
Překlad názvu: Use of verification for testing fault-tolerance in FPGA-based system
Autoři: Podivínský, Jakub ; Fišer, Petr (oponent) ; Racek, Stanislav (oponent) ; Kotásek, Zdeněk (vedoucí práce)
Typ dokumentu: Disertační práce
Jazyk: eng
Nakladatel: Vysoké učení technické v Brně. Fakulta informačních technologií
Abstrakt: [eng] [cze]

Klíčová slova: electro-mechanical system.; fault injection; fault tolerance; FPGA; functional verification; reliability; elektro-mechnický systém.; FPGA; funkční verifikace; injekce poruch; odolnost proti poruchám; spolehlivost

Instituce: Vysoké učení technické v Brně (web)
Informace o dostupnosti dokumentu: Plný text je dostupný v Digitální knihovně VUT.
Původní záznam: https://hdl.handle.net/11012/249414

Trvalý odkaz NUŠL: http://www.nusl.cz/ntk/nusl-623602


Záznam je zařazen do těchto sbírek:
Vysokoškolské kvalifikační práce > Disertační práce
 Záznam vytvořen dne 2024-08-25, naposledy upraven 2024-08-25.


Není přiložen dokument
  • Exportovat ve formátu DC, NUŠL, RIS
  • Sdílet