|
|
Utilization of FPGA circuits in multilevel inverters
Repčík, Juraj ; Pavlík, Michal (referee) ; Fujcik, Lukáš (advisor)
Tento projekt zkoumá vybrané způsoby implementace víceúrovňových měničů do praxe. V předložené práci je do hloubky prezentována tzv. ANPC (Active Neutral Point Clamped) pětiúrovňová topologie. Autor se v práci zaměřuje zejména na návrh technického řešení experimentálního vzorku a implementaci řídicích algoritmů jako jsou aktivní řízení napětí na pomocném kondenzátoru nebo aktivní balancování vstupního kapacitního děliče. Pro aplikaci zmíněných struktur byl vybrán moderní digitální integrovaný obvod, který slučuje mikroprocesor a FPGA do jednoho systému. Výsledný měnič umožňuje autonomní provoz a umožňuje generovat přesné a stabilní výstupní napětí.
|
|
|
Application Of Fpga In Multilevel Inverters
Repčík, Juraj
In this paper, a single-phase five-level Active Neutral-Point Clamped inverter design is presented. The paper is focusing chiefly on control hardware and control strategy for 5-level PWM with active balancing of the charge on the capacitors under varying load conditions. A system-on-chip module is used to control the inverter, consisting of FPGA and microprocessor. The inverter offers precise waveform generation and a stable output.
|
|
|
Utilization of FPGA circuits in multilevel inverters
Repčík, Juraj ; Pavlík, Michal (referee) ; Fujcik, Lukáš (advisor)
Tento projekt zkoumá vybrané způsoby implementace víceúrovňových měničů do praxe. V předložené práci je do hloubky prezentována tzv. ANPC (Active Neutral Point Clamped) pětiúrovňová topologie. Autor se v práci zaměřuje zejména na návrh technického řešení experimentálního vzorku a implementaci řídicích algoritmů jako jsou aktivní řízení napětí na pomocném kondenzátoru nebo aktivní balancování vstupního kapacitního děliče. Pro aplikaci zmíněných struktur byl vybrán moderní digitální integrovaný obvod, který slučuje mikroprocesor a FPGA do jednoho systému. Výsledný měnič umožňuje autonomní provoz a umožňuje generovat přesné a stabilní výstupní napětí.
|
|
|
Physical model of 7-level VSI in 4-7L topology
Semerád, Radko ; Baran, Josef
Technical design and parameters of a 3-phase low-voltage VSI model of about 5kVA output power are described. The VSI is connected in 7-level topology with flying capacitors. For economical reasons, 3 odd capacitors of them have reduced capacitance (the 4-7L topology). The model is controlled using only POF fibres including voltage and current sensors.
|
|
|
Control and balancing of 7-level voltage converter with reduced capacitance of three flying capacitors
Kokeš, Petr
A method of the control and voltage balancing of a converter using 4-7L topology is described. The 7-level VSI employs flying capacitors, 3 of which have substantially reduced capacitance. Conditions are explained under which the mentioned VSI can be controlled using the 4-level space vector modulation. Three algorithms of capacitor voltage balancing were developed which differ in complexity. All of them were verified by computer simulations. A simple basic variant has been realized in FPGA and tested in a LV 4-7L VSI model.
|
|
|
Balancování napětí na 4-hladinovém napěťovém střídači s plovoucími kondenzátory
Kokeš, Petr ; Semerád, Radko
This paper deals with voltage balancing, which is a specific problem in multilevel voltage source inverters (VSI). The reasons for choosing a capacitor-clamped VSI for the solution of our project are stated, and the basic principle of such VSIs and the demands on balancing their flying capacitors are explained. A control algorithm for the voltage balancing of a 4-level capacitor-clamped VSI is suggested. The implementation of the balancing algorithm is also discussed. The results obtained from computer simulations in the time domain demonstrate the operating capability of the proposed balancing algorithm in an 850 kW induction motor drive.
|
guest ::
