Národní úložiště šedé literatury Nalezeno 2 záznamů.  Hledání trvalo 0.01 vteřin. 
Modul s FPGA pro rychlé generování signálu a synchronní sběr dat
Eliáš, Josef ; Mikel, Břetislav (oponent) ; Holík, Milan (vedoucí práce)
Diplomová práce je věnována návrhu systému pro rychlé generování signálu a synchronní sběr dat. Součástí zadání jsou požadavky na tento systém, které budou postupně rozebrány. Výsledkem rozboru bude výběr vhodných komponent systému a jeho návrh.
Modul s FPGA pro rychlé generování signálu a synchronní sběr dat
Eliáš, Josef ; Mikel, Břetislav (oponent) ; Holík, Milan (vedoucí práce)
Diplomová práce je věnována návrhu systému pro rychlé generování signálu a synchronní sběr dat. Součástí zadání jsou požadavky na tento systém, které budou postupně rozebrány. Výsledkem rozboru bude výběr vhodných komponent systému a jeho návrh.

Chcete být upozorněni, pokud se objeví nové záznamy odpovídající tomuto dotazu?
Přihlásit se k odběru RSS.