Národní úložiště šedé literatury Nalezeno 6 záznamů.  Hledání trvalo 0.01 vteřin. 
Generátor konečných automatů z grafického popisu pro jazyk VHDL
Janyš, Martin ; Košař, Vlastimil (oponent) ; Šimek, Václav (vedoucí práce)
Práce seznamuje čtenáře s možnostmi návrhu a tvorby konečných stavových automatů s důrazem na reprezentaci pomocí jazyka VHDL. Hlavním tématem je aplikace, která implementuje generátor VHDL kódu na základě gra fického popisu, který je možné v něm vytvořit. Popsány jsou klíčové oblasti aplikace. Zejména jejich použití a implementace, která realizuje samotný převod stavového diagramu do VHDL.
Hra pro Oculus Quest
Kryštůfek, Jakub ; Novák, Jiří (oponent) ; Pomikálek, Jiří (vedoucí práce)
Cílem této bakalářské práce je vytvořit prototyp hry ve virtuální realitě pro cílovou platformu Oculus Quest 2. Hra byla vytvořena v herním enginu Unity s kladeným důrazem na optimalizaci a rozšiřitelnost implementovaných systémů. V rámci hry byl vytvořen systém řízení autonomních agentů pomocí konečných automatů a plánovací architektury s názvem cílem řízené plánování akcí. Jednou z nejzajímavějších herních mechanik je systém šíření ohně implementovaný pomocí celulárního automatu.
Hledání regulárních výrazů s využitím technologie FPGA
Kubiš, Juraj ; Fukač, Tomáš (oponent) ; Matoušek, Denis (vedoucí práce)
Bakalárska práca sa zaoberá možnosťami hardvérovej akcelerácie vyhľadávania regulárnych výrazov. Obsahom práce je analýza už existujúcich hardvérových architektúr a zhodnotenie ich pozitívnych a negatívnych vlastností. Na základe týchto poznatkov je navrhnutá architektúra. Tá je založená na deterministických konečných automatoch s implicitnými prechodmi (D2FA), je implementovaná v jazyku VHDL a je vykonaná jej syntéza. Výsledky syntézy sú analyzované za účelom zistenia celkovej priepustnosti architektúry. Je navrhnuté programové vybavenie na prevod regulárnych výrazov do podoby D2FA a na optimalizovanie tohoto automatu s cieľom minimalizovania pamäťových nárokov. Implementácia je overená a je zhodnotený prínos jednotlivých optimalizačných techník na redukciu pamäťových nárokov.
Hra pro Oculus Quest
Kryštůfek, Jakub ; Novák, Jiří (oponent) ; Pomikálek, Jiří (vedoucí práce)
Cílem této bakalářské práce je vytvořit prototyp hry ve virtuální realitě pro cílovou platformu Oculus Quest 2. Hra byla vytvořena v herním enginu Unity s kladeným důrazem na optimalizaci a rozšiřitelnost implementovaných systémů. V rámci hry byl vytvořen systém řízení autonomních agentů pomocí konečných automatů a plánovací architektury s názvem cílem řízené plánování akcí. Jednou z nejzajímavějších herních mechanik je systém šíření ohně implementovaný pomocí celulárního automatu.
Hledání regulárních výrazů s využitím technologie FPGA
Kubiš, Juraj ; Fukač, Tomáš (oponent) ; Matoušek, Denis (vedoucí práce)
Bakalárska práca sa zaoberá možnosťami hardvérovej akcelerácie vyhľadávania regulárnych výrazov. Obsahom práce je analýza už existujúcich hardvérových architektúr a zhodnotenie ich pozitívnych a negatívnych vlastností. Na základe týchto poznatkov je navrhnutá architektúra. Tá je založená na deterministických konečných automatoch s implicitnými prechodmi (D2FA), je implementovaná v jazyku VHDL a je vykonaná jej syntéza. Výsledky syntézy sú analyzované za účelom zistenia celkovej priepustnosti architektúry. Je navrhnuté programové vybavenie na prevod regulárnych výrazov do podoby D2FA a na optimalizovanie tohoto automatu s cieľom minimalizovania pamäťových nárokov. Implementácia je overená a je zhodnotený prínos jednotlivých optimalizačných techník na redukciu pamäťových nárokov.
Generátor konečných automatů z grafického popisu pro jazyk VHDL
Janyš, Martin ; Košař, Vlastimil (oponent) ; Šimek, Václav (vedoucí práce)
Práce seznamuje čtenáře s možnostmi návrhu a tvorby konečných stavových automatů s důrazem na reprezentaci pomocí jazyka VHDL. Hlavním tématem je aplikace, která implementuje generátor VHDL kódu na základě gra fického popisu, který je možné v něm vytvořit. Popsány jsou klíčové oblasti aplikace. Zejména jejich použití a implementace, která realizuje samotný převod stavového diagramu do VHDL.

Chcete být upozorněni, pokud se objeví nové záznamy odpovídající tomuto dotazu?
Přihlásit se k odběru RSS.