|
|
FPGA IP jádro pro příjem dat z obrazových senzorů Sony IMX
Musil, Milan ; Kováč, Michal (oponent) ; Kubíček, Michal (vedoucí práce)
Práce se zabývá implementací rozhraní SLVS-EC do FPGA. Toto rozhraní je využíváno u nových obrazových senzorů firmy SONY pro vysokorychlostní přenos dat. V úvodu práce se nachází popis rozhraní, jeho možné konfigurace a porovnání s doposud využívaným rozhraním sub LVDS. Následuje výběr vhodného MPSoC s architekturou Zynq Ultrascale+ s ohledem na jeho hardwarové prostředky pro příjem vysokorychlostního signálu. Hlavní část práce se zabývá návrhem přijímače pro rozhraní SLVS-EC a dekódováním přijatých dat. Surová obrazová data jsou následně ukládána do externí RAM paměti. V závěru práce je popsán zvolený princip testování dílčích částí i celkového designu.
|
|
|
FPGA IP jádro pro příjem dat z obrazových senzorů Sony IMX
Musil, Milan ; Kováč, Michal (oponent) ; Kubíček, Michal (vedoucí práce)
Práce se zabývá implementací rozhraní SLVS-EC do FPGA. Toto rozhraní je využíváno u nových obrazových senzorů firmy SONY pro vysokorychlostní přenos dat. V úvodu práce se nachází popis rozhraní, jeho možné konfigurace a porovnání s doposud využívaným rozhraním sub LVDS. Následuje výběr vhodného MPSoC s architekturou Zynq Ultrascale+ s ohledem na jeho hardwarové prostředky pro příjem vysokorychlostního signálu. Hlavní část práce se zabývá návrhem přijímače pro rozhraní SLVS-EC a dekódováním přijatých dat. Surová obrazová data jsou následně ukládána do externí RAM paměti. V závěru práce je popsán zvolený princip testování dílčích částí i celkového designu.
|
|
|
FPGA Module for Fast Waveform Generation and Synchronous Data Acquisition
Eliáš, Josef
This article deals with system for fast waveform generation and synchronous data acquisition. System is used for evaluation of optical sensors by sweep through narrow band light source. The DAQ system use dual core ARM processor with build in FPGA array. We can achieve direct sharing memory between ARM core and AD/DA periphery through SoC architecture. Then we can optimally distributed core usage between processors and peripherals.
|
|
|
HW/SW Codesign for the Xilinx Zynq Platform
Viktorin, Jan ; Košař, Vlastimil (oponent) ; Korček, Pavol (vedoucí práce)
Tato práce se zabývá možnostmi pro HW/SW codesign na platformě Xilinx Zynq. Na základě studia rozhraní mezi částmi Processing System (ARM Cortex-A9 MPCore) a Programmable Logic (FPGA) je navržen abstraktní a univerzální přístup k vývoji aplikací, které jsou akcelerovány v programovatelném hardwaru na tomto čipu a běží nad operačním systémem Linux. V praktické části je pro tyto účely navržen framework určený pro Zynq, ale také pro jiné obdobné platformy. Žádný takový framework není v současné době k dispozici.
|
host ::
RSS.