Národní úložiště šedé literatury Nalezeno 24 záznamů.  1 - 10dalšíkonec  přejít na záznam: Hledání trvalo 0.00 vteřin. 
Platforma pro rychlý vývoj rekonfigurovatelného zpracování obrazu
Kovář, Bohumil ; Kloub, Jan ; Schier, Jan ; Heřmánek, Antonín
V tomto článku představujeme architekturu pro rychlý vývoj částečně rekonfigurovatelných systémů zpracování obrazu a videa.
Akcelerátor pro dekódování konvolučního a Reed-Solomonova zabezpečovacího kódu
Kloub, Jan ; Heřmánek, Antonín
Článek popisuje implementaci hardwarových akcelerátorů a jejich využití pro dekódování konvolučního a Reed-Solomonova kódu v prostředí Matlab.
Simulace ekvalizérů TEQ pro ADSL toolbox: výsledky experimentů
Mazanec, Tomáš ; Heřmánek, Antonín
Dokument presentuje výsledky simulace TEQ na implementovaném ADSL toolboxu. Porovnávány jsou jednotlivé TEQ algoritmy. Předmětem k diskuzi je volba a realizace bitload algoritmu.
ADSL - ekvalizační techniky
Mazanec, Tomáš ; Heřmánek, Antonín
Práce shrnuje současné poznatky v oblasti zpracování signálů na fyzické vrstvě ADSL modemů. Hlavní důraz je kladen na problém ekvalizace přijatého signálu. Základní i pokročilé algoritmy ekvalizace v časové a frekvenční oblasti jsou stručně odvozeny a jsou popsány jejich základní charakteristiky.
Recursive Finite Interval Constant Modulus Algorithm for blind equalization
Heřmánek, Antonín ; Regalia, P.
In the paper, we reexamine the Finite Interval Constant Modulus Algorithm (FI-CMA) proposed by P.Regalia and we present our modifications leading to its recursive form. The proposed modifications are based on recursive updates of QR decomposition. The presented results shows the computation savings and ability to use Recursive FI-CMA for tracking time variant channels.
Floating-Point-Like Arithmetic for FPGA
Matoušek, Rudolf ; Líčko, Miroslav ; Heřmánek, Antonín ; Softley, C.
In recent years we have investigated the use of a logarithmic number representation as an alternative to floating-point. Efficient techniques have been developed to facilitate arithmetic comparable to single precision floating-point in the logarithmic domain.
Prototyping of DSP algorithms on FPGA
Líčko, Miroslav ; Tichý, Milan ; Heřmánek, Antonín ; Matoušek, Rudolf ; Pohl, Zdeněk
Poster describes an algorithm development process for FPGA. The process is shown on the example of an implementation of the QR RLS algorithm.

Národní úložiště šedé literatury : Nalezeno 24 záznamů.   1 - 10dalšíkonec  přejít na záznam:
Viz též: podobná jména autorů
2 HEŘMÁNEK, Aleš
Chcete být upozorněni, pokud se objeví nové záznamy odpovídající tomuto dotazu?
Přihlásit se k odběru RSS.