|
| |
|
|
Packet generator on the FPGA platform
Bari, Lukáš ; Blažek, Petr (oponent) ; Smékal, David (vedoucí práce)
The thesis deals with the theory and design of the network traffic generator on the FPGA platform. The VHDL programming language is used for the description. The work involves getting acquainted with the development processes and design tools needed to create the overall project. It also includes familiarity with the necessary FPGA, NetCOPE and COMBO cards. Based on this information, was designed, tested and implemented packet generator project for the Combo-80G card. For implementation was used framework from NetCOPE.
|
|
|
Design and implementation of Twofish cipher on the FPGA network card
Cíbik, Peter ; Martinásek, Zdeněk (oponent) ; Smékal, David (vedoucí práce)
This bachelor thesis deals with implementation of block cipher Twofish on the FPGA platform in VHDL language. The teoretical introduction explains basics of cryptography and symetric ciphers block operation modes, FPGA platform and introduction to VHDL language. In the next part the Twofish cipher, its components and flow are being dis- cussed in depth. Subsequently describes design of Twofish cipher in VHDL language and induvidual steps in this process. The last part deals with own implementation on hardware card with FPGA chip and summarizes reached goals.
|
|
|
Implementace algoritmu dekompozice matice a pseudoinverze na FPGA
Röszler, Pavel ; Rajmic, Pavel (oponent) ; Smékal, David (vedoucí práce)
Cílem této práce je implementace výpočtů vlastních čísel a vektorů a výpočet pseudoinverze matice na hradlovém poly. Při těchto výpočtech se velmi často používají maticové rozklady, které jsou popsány jako první. Následuje shrnutí teorie a uvedení jednotlivých metod, z nichž některé byli implementovány v Matlab. Pro implementaci do FPGA (Field Programmable Gate Array ) je využito nástrojů a knihoven Vivado High-Level Synthesis, v práci je stručný popis problematiky FPGA obvodů a jejich programování a detailní popis principů a možností nástrojů HLS s důrazem na funkce z knihovny pro lineární algebru, které jsou následně využity v jednotlivých variantách výpočetních bloků. Výsledky jednotlivých variant jsou dále srovnány z hlediska časování a využití prostředků FPGA. Vybraný blok byl ověřen na vývojovém kitu a analyzována jeho numerická přesnost na základě dat z měření.
|
|
|
Network traffic and cyber attacks generator on the FPGA platform
Heriban, Radoslav ; Smékal, David (oponent) ; Lieskovan, Tomáš (vedoucí práce)
This thesis is focused on the most common and every day more popular threat of DoS attacks. All networks are vulnerable to this kind of attack, and with growing popularity and intensity it shouldn't be underestimated. The goal of this thesis was creating hardware accelerated generator of DoS traffic intented for testing our own networks and identifying the risks. FPGA technology is used for this task, since it has proven to be more effective way of prototyping hardware design then developing ASIC. The language used to describe desired design behavior is VHDL. Designed ICMP and UDP flood attacks are simulated in Xilinx ISE development environment. Description of problems faced before any result was reached is also included for future researchers interested in similar projects.
|
|
|
Webová aplikace pro testování zranitelností webového serveru
Šnajdr, Václav ; Burda, Karel (oponent) ; Smékal, David (vedoucí práce)
Diplomová práce se zabývá návrhem a implementaci webové aplikace pro testování bezpečnosti SSL/TLS protokolů na vzdáleném serveru. Webová aplikace je vyvíjena ve frameworku Nette. V teoretické části jsou popsány SSL/TLS protokoly, zranitelnosti, doporučení a použité technologie v praktické části. Praktická část se věnuje tvorbě webové aplikace s procesem použití automatických skriptů pro testování a zobrazení výsledků na webové stránce s hodnocením A+ až C. Webová aplikace zároveň zobrazí seznam detekovaných zranitelností a jejich doporučení.
|
|
|
Analýza síťového provozu na síťové kartě FPGA
Crháková, Marie ; Lieskovan, Tomáš (oponent) ; Smékal, David (vedoucí práce)
Práce pojednává o síťovém referenčním modelu, protokolové architektuře, následně se zaměřuje na hlavičky konkrétních protokolů IP, TCP a UDP. Dále je rozebráno programovatelné hradlové pole od firmy Xilinx se síťovou kartou od Netcope technologies a jeho funkce definované ve firemním dokumentu NDK. Nakonec byly nastudované informace použity pro vytvoření programu pro čítaní paketů, který byl odsimulován a syntetizován pro programovatelné hradlové pole v prostředí Vivado.
|
|
|
Postkvantová kryptografie na FPGA
Kek, Sanjin ; Gerlich, Tomáš (oponent) ; Smékal, David (vedoucí práce)
Předmětem bakalářské práce je postkvantová kryptografie na FPGA. Teoretická část práce se zabývá seznámením čtenáře s technologií FPGA, základními principy jazyka VHDL, současnou situací na poli postkvantové kryptografie a postkvantovým digitálním podpisovým schématem CRYSTALS-Dilithium. Tomuto schématu je věnována zvýšená pozornost. Jsou rozebrány algoritmy nutné k jeho fungování, jako SHAKE, NTT a dílčí operace pro kompresi veřejného klíče. Praktická část obsahuje hardwarovou implementaci funkce rozšířitelného výstupu SHAKE a dílčích operací algoritmu Dilithium, jako jsou Decompose, UseHint, Power2Round a další.
|
|
|
Implementation of Digital Circuit for High-Speed Network Communication in FPGA
Kondys, Daniel ; Cíbik, Peter (oponent) ; Smékal, David (vedoucí práce)
Network cards with a hardware acceleration feature are a popular solution for meeting the ever-increasing demands for throughput in high-speed networks. Utilizing the FPGA chips as the hardware acceleration elements, this thesis presents a generic and highly modular digital circuit for FPGA that manages data transfers in form of Ethernet frames at rates reaching up to 400 Gbps. High-end FPGAs often contain hard IP blocks that simplify communication over the Ethernet protocol. The target FPGAs Intel Stratix 10 and Intel Agilex contain the E- and F-tile hard IP blocks for Ethernet, respectively. Before explaining the architecture of the designed digital circuit, it focuses on the theoretical background describing the basic functions of the Ethernet protocol, the given Intel FPGAs and the provided Ethernet hard IP blocks. After explaining its design and implementation, the thesis describes the steps taken during verification and hardware tests executed on platforms with the given FPGAs. The results of these tests indicated a successful implementation, as the data rate of 400 Gbps was reached. This digital circuit aims to be a part of the FPGA design for the XpressSX AGI-FH400G network card (among others) created by companies CESNET z.s.p.o and REFLEX CES.
|
|
|
Detekce a analýza přenosů využívajících protokoly SSL/TLS
Hutar, Jan ; Dvořák, Jan (oponent) ; Smékal, David (vedoucí práce)
Diplomová práce se zabývá detekcí a analýzou zabezpečených spojení elektronické ko- munikace prostřednictvím protokolů SSL/TLS. V práci je prostudována problematika SSL/TLS protokolů. Následně byla provedena analýza zpráv používaných při navazo- vání zabezpečeného spojení a zpráv poštovních služeb SMTP, POP3 a IMAP při použití STARTTLS. Detekce a extrakce metadat zabezpečených simplexních a duplexních spo- jení probíhá za použití prostředků hluboké inspekce paketů. Výchozím nástrojem byla použita knihovna funkcí nDPI z projektu Ntop. Knihovna byla rozšířena o detekci zmí- něných spojení a extrakci metadat na základě studia a analýzy přenášených zpráv. V závěru práce je provedeno testování na cvičné množině dat a základní analýza získaných metadat.
|
host ::
RSS.