|
|
Implementace samoopravných kódů pro 100 Gb/s Ethernet
Velecký, Jan ; Kučera, Jan (oponent) ; Kekely, Lukáš (vedoucí práce)
Práce se zabývá návrhem ucelené RS-FEC vrstvy pro 100Gb/s Ethernet dle standardu IEEE 802.3-2015 včetně kódovacího a dekódovacího obvodu Reed-Solomonova kódu. Text objasňuje matematický aparát konečných těles, lineárních blokových kódů, cyklických kódů a zejména samotných Reed-Solomonových kódů pro použití v návrhu. Návrh vysílací části RS-FEC vrstvy byl přizpůsoben pro implementaci v síťových kartách COMBO využívajících FPGA čipy Xilinx Virtex-7 a realizován ve VHDL. Kódovací obvod byl v několika krocích zoptimalizován - co se týče požadavků na zdroje FPGA a délky trvání syntézy VHDL kódu. Snížení nároků na zdroje se docílilo zejména využitím vlastností cyklických kódů umožňující zřetězení. Doba syntézy pak vytvořením logiky kódovacího obvodu na úrovni hradel ve vlastní režii. Výsledná implementace byla testována v simulaci a je dostatečně zoptimalizována, aby mohla být použita při implementaci Ethernetu na FPGA čipu. Jak návrh, tak implementaci je možné modifikovat pro 400Gb/s Ethernet - v době návrhu ještě oficiálně neexistujícího.
|
|
|
Predikce vlivu mutace na rozpustnost proteinů
Velecký, Jan ; Martínek, Tomáš (oponent) ; Hon, Jiří (vedoucí práce)
Cílem práce je vytvoření prediktoru změny rozpustnosti mutovaného proteinu ze znalosti jeho původní 3D struktury. Predikce rozpustnosti proteinů je část bioinformatiky, která dosud není uspokojivě vyřešena. Přičemž především predikci ze 3D struktury není věnována náležitá pozornost. Práce obsahuje souhrn relevantních znalostí o proteinech, jejich rozpustnosti a stávajících predikčních nástrojích. Princip navrženého prediktoru je inspirován článkem Surface Patches, a práce si tak dává za cíl také ověřit výsledky v něm dosažené. Navržená predikce funguje podle změn oblastí kladného elektrického potenciálu nad povrchem proteinu. Nástroj byl úspěšně implementován a byla provedena celá řada výpočetně náročných experimentů. Z nich vyplynulo, že tímto způsobem lze elektrický potenciál, a tedy i prediktor, použít úspěšně jen u omezené množiny proteinů. Metoda použitá v článku navíc koreluje s mnohem jednodušší proměnou celkového náboje proteinu.
|
|
|
Predikce vlivu mutace na rozpustnost proteinů
Velecký, Jan ; Martínek, Tomáš (oponent) ; Hon, Jiří (vedoucí práce)
Cílem práce je vytvoření prediktoru změny rozpustnosti mutovaného proteinu ze znalosti jeho původní 3D struktury. Predikce rozpustnosti proteinů je část bioinformatiky, která dosud není uspokojivě vyřešena. Přičemž především predikci ze 3D struktury není věnována náležitá pozornost. Práce obsahuje souhrn relevantních znalostí o proteinech, jejich rozpustnosti a stávajících predikčních nástrojích. Princip navrženého prediktoru je inspirován článkem Surface Patches, a práce si tak dává za cíl také ověřit výsledky v něm dosažené. Navržená predikce funguje podle změn oblastí kladného elektrického potenciálu nad povrchem proteinu. Nástroj byl úspěšně implementován a byla provedena celá řada výpočetně náročných experimentů. Z nich vyplynulo, že tímto způsobem lze elektrický potenciál, a tedy i prediktor, použít úspěšně jen u omezené množiny proteinů. Metoda použitá v článku navíc koreluje s mnohem jednodušší proměnou celkového náboje proteinu.
|
|
|
Implementace samoopravných kódů pro 100 Gb/s Ethernet
Velecký, Jan ; Kučera, Jan (oponent) ; Kekely, Lukáš (vedoucí práce)
Práce se zabývá návrhem ucelené RS-FEC vrstvy pro 100Gb/s Ethernet dle standardu IEEE 802.3-2015 včetně kódovacího a dekódovacího obvodu Reed-Solomonova kódu. Text objasňuje matematický aparát konečných těles, lineárních blokových kódů, cyklických kódů a zejména samotných Reed-Solomonových kódů pro použití v návrhu. Návrh vysílací části RS-FEC vrstvy byl přizpůsoben pro implementaci v síťových kartách COMBO využívajících FPGA čipy Xilinx Virtex-7 a realizován ve VHDL. Kódovací obvod byl v několika krocích zoptimalizován - co se týče požadavků na zdroje FPGA a délky trvání syntézy VHDL kódu. Snížení nároků na zdroje se docílilo zejména využitím vlastností cyklických kódů umožňující zřetězení. Doba syntézy pak vytvořením logiky kódovacího obvodu na úrovni hradel ve vlastní režii. Výsledná implementace byla testována v simulaci a je dostatečně zoptimalizována, aby mohla být použita při implementaci Ethernetu na FPGA čipu. Jak návrh, tak implementaci je možné modifikovat pro 400Gb/s Ethernet - v době návrhu ještě oficiálně neexistujícího.
|
host ::
RSS.