Národní úložiště šedé literatury Nalezeno 3 záznamů.  Hledání trvalo 0.01 vteřin. 
Emulátor herní konzole Playstation 1 s vyšším renderovacím rozlišením
Stupka, Filip ; Šimek, Václav (oponent) ; Jaroš, Jiří (vedoucí práce)
Tato práce se zabývá zvýšením vizuální věrnosti v emulaci systému PlayStation 1 zavedením pokročilých vykreslovacích technik pro výstup ve vyšším rozlišení. Studie začíná důkladnou analýzou původní hardwarové architektury a identifikací komponent ovlivňujících grafický výstup. Výzkum se zaměřuje na vývoj vlastního emulátoru a zabývá se problémy spojenými se zvýšením rozlišení grafiky při zachování kompatibility se stávajícím herním softwarem. Výsledky poskytují cenné poznatky pro nadšence retro her a výzkumné pracovníky a ukazují úspěšnou implementaci emulátoru PlayStation 1 s vyšším rozlišením vykreslování pro zachování odkazu klasických her.
FPGA IP jádro pro příjem dat z obrazových senzorů Sony IMX
Musil, Milan ; Kováč, Michal (oponent) ; Kubíček, Michal (vedoucí práce)
Práce se zabývá implementací rozhraní SLVS-EC do FPGA. Toto rozhraní je využíváno u nových obrazových senzorů firmy SONY pro vysokorychlostní přenos dat. V úvodu práce se nachází popis rozhraní, jeho možné konfigurace a porovnání s doposud využívaným rozhraním sub LVDS. Následuje výběr vhodného MPSoC s architekturou Zynq Ultrascale+ s ohledem na jeho hardwarové prostředky pro příjem vysokorychlostního signálu. Hlavní část práce se zabývá návrhem přijímače pro rozhraní SLVS-EC a dekódováním přijatých dat. Surová obrazová data jsou následně ukládána do externí RAM paměti. V závěru práce je popsán zvolený princip testování dílčích částí i celkového designu.
FPGA IP jádro pro příjem dat z obrazových senzorů Sony IMX
Musil, Milan ; Kováč, Michal (oponent) ; Kubíček, Michal (vedoucí práce)
Práce se zabývá implementací rozhraní SLVS-EC do FPGA. Toto rozhraní je využíváno u nových obrazových senzorů firmy SONY pro vysokorychlostní přenos dat. V úvodu práce se nachází popis rozhraní, jeho možné konfigurace a porovnání s doposud využívaným rozhraním sub LVDS. Následuje výběr vhodného MPSoC s architekturou Zynq Ultrascale+ s ohledem na jeho hardwarové prostředky pro příjem vysokorychlostního signálu. Hlavní část práce se zabývá návrhem přijímače pro rozhraní SLVS-EC a dekódováním přijatých dat. Surová obrazová data jsou následně ukládána do externí RAM paměti. V závěru práce je popsán zvolený princip testování dílčích částí i celkového designu.

Chcete být upozorněni, pokud se objeví nové záznamy odpovídající tomuto dotazu?
Přihlásit se k odběru RSS.