Home > Search Results: keywords:"carrier phase synchronization."
Search:
Search Tips :: Advanced Search
Search collections:
Sort by: Display results: Output format:
National Repository of Grey Literature 2 records found  Search took 0.00 seconds. 
X-band Earth Observation Satellite Software Defined Receiver
 Zedka, Radim ; Bobula, Marek (referee) ; Záplata, Filip (advisor)
Práce se zabývá procesem návrhu digitálního přijímače pro signály družic dálkového průzkumu Země v pásmu X. V první části je uveden seznam družic které umožnují příjem vědeckých dat pomocí amatérských neautorizovaných stanic. Jsou zde vypsány základní signálové parametry některých družic, z nichž EOS-PM-1 je zvolena jako hlavní objekt pro návrh přijímače. Ve druhé části je použit software MATLAB pro simulaci družicového O-QPSK signálu v základním pásmu, mechanizmu kompenzace kmitočtového ofsetu, synchronizaci nosné, symbolové synchronizaci, rámcové synchronizaci a odstranění fázové dvojznačnosti vlivem modulace. Třetí část práce pojednává detailněji o implementaci jednotlivých bloků přijímače do FPGA při použití aritmetky s pevnou řádovou čárkou. Je zde popsána metoda pro verifikaci celého designu v reálném čase a závěrem je zde uvedeno porovnání výsledků měření touto metodou a výsledků simulace.
Detailed record
X-band Earth Observation Satellite Software Defined Receiver
 Zedka, Radim ; Bobula, Marek (referee) ; Záplata, Filip (advisor)
Práce se zabývá procesem návrhu digitálního přijímače pro signály družic dálkového průzkumu Země v pásmu X. V první části je uveden seznam družic které umožnují příjem vědeckých dat pomocí amatérských neautorizovaných stanic. Jsou zde vypsány základní signálové parametry některých družic, z nichž EOS-PM-1 je zvolena jako hlavní objekt pro návrh přijímače. Ve druhé části je použit software MATLAB pro simulaci družicového O-QPSK signálu v základním pásmu, mechanizmu kompenzace kmitočtového ofsetu, synchronizaci nosné, symbolové synchronizaci, rámcové synchronizaci a odstranění fázové dvojznačnosti vlivem modulace. Třetí část práce pojednává detailněji o implementaci jednotlivých bloků přijímače do FPGA při použití aritmetky s pevnou řádovou čárkou. Je zde popsána metoda pro verifikaci celého designu v reálném čase a závěrem je zde uvedeno porovnání výsledků měření touto metodou a výsledků simulace.
Detailed record

Interested in being notified about new results for this query?
Subscribe to the RSS feed.
Digital Repository :: Search :: Submit :: Personalize :: Help
Powered by Invenio v1.1.2
Maintained by admin.invenio@techlib.cz
This site is also available in the following languages:
Česky  English