|
|
Implementace výpočtu FFT v obvodech FPGA a ASIC
Dvořák, Vojtěch ; Bohrn, Marek (oponent) ; Fujcik, Lukáš (vedoucí práce)
Cílem diplomové práce je navrhnout implementaci algoritmu rychlé Fourierovi transformace, kterou lze použít v obvodech FPGA nebo ASIC. Implementace bude modelována v prostředí Matlab a následně bude použit tento návrh jako referenční model pro popis implementace algoritmu rychlé Fourierovy transformace v jazyce VHDL. Pro ověření správnosti návrhu bude vytvořeno verifikační prostředí a provedena verifikace. V poslední části práce bude navržen program, který bude generovat zdrojové kódy pro různé parametry modulu provádějícího rychlou Fourierovu transformaci.
|
|
|
Rozšíření plánovače testů pro distribuované systémy
Mészáros, Filip ; Ráb, Jaroslav (oponent) ; Ščuglík, František (vedoucí práce)
Tato bakalářská práce se zabývá automatickým testováním softwaru s použitím plánovače testů. Popisuje tvorbu rozšíření existujícího plánovače testů tak, aby bylo možné efektivně rozdělit skupinu testů na části, které se budou vykonávat nezávisle na sobě. Jednotlivé testy jsou rozdělovány na základě společných vlastností prostředí, které je pro tyto testy nutno připravit, a na základě závislostí mezi testy. Práce dále popisuje, jaké optimalizace jsou použity pro rozdělování testů do podmnožin. Každá podmnožina testů je spouštěná na samostatném testovacím systému a tím je snížen čas potřebný pro otestování testovaného softvéru danou sadou testů. Vytvořený nástroj se úspěšně používá při každodenním testování několika produktů ve firmě Acision, pro kterou byl tento nástroj vytvářen.
|
|
|
Prostředí pro funkční verifikaci multi-sběrnic podle UVM standardu
Beneš, Tomáš ; Šišmiš, Lukáš (oponent) ; Kekely, Lukáš (vedoucí práce)
Práce se zabývá návrhem a následnou implementací prostředí pro verifikace multi-sběrnic s využitím principů univerzální verifikační metodologie (UVM). Dále se zabývá implementací verifikací tří FPGA konkrétních komponent využívající multi-sběrnice jako vstupní a výstupní rozhraní. Implementace prostředí i všech verifikací je napsaná v jazyce SystemVerilog s využitím knihovny implementující základní konstrukce pro UVM. Dosažené výsledky práce jsou funkční a jednoduše znovupoužitelné při tvorbě dalších verifikací využívající multi-sběrnic. Navržené prostředí se dají využít jako struktura pro tvorbu dalších verifikačních prostředí pro jiné sběrnice.
|
|
|
Biometrie s využitím videosekvencí sítnice
Oweis, Kamil ; Odstrčilík, Jan (oponent) ; Kolář, Radim (vedoucí práce)
Biometrické metody jsou nejmodernější způsob pro rozpoznání a ověření totožnosti osob. Jsou poměrně rychlé, bezpečné a použitelné v různých situacích. V této práci je použita sada snímků oční sítnice získaných použitím video oftalmoskopu. Snímky jsou dále upraveny pro další zpracování, nejprve převedením na černobílý binární obraz, v některých případech pak byla použita binární matice pro popis daného snímku. Poté byla navržena metoda srovnání snímků databáze s referenčním snímkem oční sítnice nazvaná metoda překrytí a posunu. Byla testována sada černobílých a poté i šedých snímků. Všechny výpočty metody byly realizovány v programu Matlab, jehož výsledkem bylo určení nejvíce shodného snímku se snímkem referenčním a vyhodnocení celkové přesnosti programu.
|
|
|
Verifikace rukopisu a podpisu
Beránek, Jan ; Řezníček, Ivo (oponent) ; Španěl, Michal (vedoucí práce)
Tato práce se zabývá metodami verifikace ručně psaného podpisu a rukopisu. Shrnuje a popisuje některé užívané techniky a odkazuje na příslušnou literaturu. Dalším tématem práce je návrh a implementace jednoduché aplikace pro verifikaci rukopisu. Aplikace je založena na hranové detekci a porovnání vybraných strukturálních a statistických příznaků. Jako podpůrný nástroj pro rozhodování je použit SVM klasifikátor z balíku LIBSVM. Aplikace je napsána v jazyce C a využívá grafickou knihovnu OpenCV. Testovací i trénovací sada byla vytvořena ze vzorků rukopisu z internetové databáze IAM Handwriting Database. Aplikace je vytvořena a testována v prostředí operačního systému Windows XP.
|
|
|
Vizualizace datových struktur pro verifikační nástroje
Holubec, Michael ; Lengál, Ondřej (oponent) ; Peringer, Petr (vedoucí práce)
Cílem práce je objektově orientovaný návrh a implementace knihovny, která poskytne verifikačnímu nástroji Predator a dalším nástrojům jednotné rozhraní pro vizualizaci interních datových struktur především pro účely jejich ladění. Práce analyzuje některé vlastnosti verifikačních nástrojů Predator, Forester a CPAchecker. Knihovna poskytuje nejen grafický, ale také textový výstup ve formátu jazyka DOT. Výsledek byl otestován připojením knihovny k verifikačnímu nástroji Predator.
|
|
|
Test Driven Development for FPGA Designs
Halász, Dávid ; Strnadel, Josef (oponent) ; Šimek, Václav (vedoucí práce)
This bachelor's thesis describes, how test-driven development can be used in hardware, especially for FPGA development. The essential theory for understanding the context is described. Some available tools for assertion-based hardware verification and unit-testing are presented and demonstrated on a reference design. One of the introduced tools was selected and with that a test-driven developed SPI interface was created and successfully verified.
|
|
|
Modely a simulace pochodů bezemisního kolového nakladače s elektrickým pohonem
Cieslar, Filip ; Nevrlý, Josef (oponent) ; Němec, Zdeněk (vedoucí práce)
Tato diplomová práce se zabývá tvorbou modelů simulující pochody bezemisního kolového nakladače, který vznikl přestavbou původní verze se spalovacím motorem. Součástí práce je metodická tvorba modelů od základních částí stroje po zjednodušený model celkového stroje, jeho funkčního ověření a kalibrace na základě dostupných informací a měření. V průběhu práce jsou vybrané parametry celkového modelu stroje verifikovány na základě provedených měření, dále je ověřena vhodnost zvolených komponent a taky je provedena optimalizace a úpravy modelu na základě verifikace. Cílem práce je představení simulačního a verifikačního postupu a jeho praktického využití ve vývoji bezemisního kolového nakladače na elektricky pohon.
|
|
|
Hydraulická analýza přiváděcího řadu do vodojemu Kravsko ve Znojmě
Jaroš, Zdeněk ; Lušovský, Michal (oponent) ; Ručka, Jan (vedoucí práce)
Tato bakalářská práce se zabývá hydraulickou analýzou stávajícího vodovodního přiváděcího řadu z vodojemu Kasárna u Znojma do vodojemu Kravsko. Struktura práce je rozdělena do dvou částí – teoretické a praktické. V teoretické části jsou nastíněny používané postupy, principy a dostupné softwarové programy. Důraz je kladen především na software EPANET 2.0, který byl použit pro hydraulickou analýzu. V praktické části se práce zabývá popisem zájmové lokality, terénním průzkumem a následně průběhem měrné kampaně a sestavením hydraulického modelu v programu EPANET 2.0. Poslední část popisuje vyhodnocení provedené hydraulické analýzy a návrh renovace přiváděcího řadu.
|
|
|
AUTOMATED TESTING OF 10GbE DEVICES
Avramović, Nikola ; Dvořák, Vojtěch (oponent) ; Fujcik, Lukáš (vedoucí práce)
This thesis deals with the designs of the functional verification model and the synthesizable tester of the 10Gb Ethernet devices that use XGMII interface. VHDL programming language is used to describe the model. This thesis consists of the creation of the bus functional model and the design of the tester that is implemented as a generic self-test module. The resulting design allows for verification and testing of the PHY and MAC layers. DE5-Net development board was used in the implementation of the tester. The board was fitted with FPGA Stratix V circuit, by Altera.
|
host ::
RSS.