|
Multikriteriální kartézské genetické programování
Petrlík, Jiří ; Schwarz, Josef (oponent) ; Sekanina, Lukáš (vedoucí práce)
Cílem této diplomové práce je shrnout problematiku multikriteriálních genetických algoritmů a kartézského genetického programování. Podrobně je popsán algoritmus NSGAII a začlenění multikriteriální optimalizace do kartézského genetického programování (CGP). Navržená metoda multikriteriálního CGP byla ověřena na zvolených problémech z oblasti návrhu číslicových obvodů.
|
|
Křížení v kartézském genetickém programování
Vácha, Petr ; Vašíček, Zdeněk (oponent) ; Sekanina, Lukáš (vedoucí práce)
Optimalizace číslicových obvodů se stále těší velké pozornosti nejen u výzkumníků, ale zejména u výrobců čipů. Mezi nové metody umožňující optimalizaci číslicových obvodů patří kartézské genetické programování. Tato diplomová práce se zabývá návrhem a implementací nového operátoru křížení pro kartézské genetické programování. Experimentální vyhodnocení byla provedena v úloze hledání obvodů tříbitové násobičky a pětibitové parity.
|
|
Metodika aplikace testu obvodu založená na identifikaci testovatelných bloků
Herrman, Tomáš ; Plíva, Zdeněk (oponent) ; Racek, Stanislav (oponent) ; Kotásek, Zdeněk (vedoucí práce)
Dizertační práce se zabývá analýzou číslicových obvodů popsaných na úrovni meziregistrových přenosů. Je v ní zahrnuta pouze problematika související s testovatelností obvodových datových cest, řadičem ovládajícím tok dat těmito cestami se nezabývá. Stěžejní částí práce je návrh konceptu testovatelného bloku (TB), pomocí něhož se obvod rozdělí na části, jež jsou plně testovatelné přes jejich vstupy a výstupy, přes takzvané hraniční registry bloku nebo primární vstupy/výstupy. Přínosem nové metodiky je také redukce počtu registrů v řetězci scan, do něhož jsou zařazeny pouze hraniční registry. Segmentací obvodu dosáhneme také zjednodušení generování testu rozdělením tohoto problému na více menších částí. Navržená metodika pro identifikaci TB v číslicovém obvodu využívá dvou vybraných evolučních algoritmů operujících na formálním modelu obvodu na úrovni RT.
|
|
Optimalizace testu digitálního obvodu multifunkčními prvky
Stareček, Lukáš ; Gramatová, Elena (oponent) ; Kubátová, Hana (oponent) ; Kotásek, Zdeněk (vedoucí práce)
Tato práce se zabývá možností optimalizace testu číslicových obvodů pomocí multifunkčních logických hradel. Nejdůležitější částí práce je vysvětlení samotného principu optimalizace, který je popsán také formálními matematickými prostředky. Na základě tohoto popisu je v práci prezentováno několik možností využití. Ukázána je optimalizace testovatelnosti obdobná metodě vkládání testovacích bodů a jednoduchá metodika založena na základě SCOAP. Těžištěm práce je však metodika, která byla vytvořena pro optimalizaci testu obvodu. Ta byla implementována v podobě softwarových nástrojů. V práci jsou následně prezentovány výsledky použití těchto nástrojů na úloze snížení počtu testovacích vektorů se zachováním pokrytí poruch pro různé obvody včetně testovací sady ISCAS 85. Část práce je věnována také různým principům a technologiím tvorby multifunkčních logických hradel. Některá vybraná hradla z těchto technologií jsou podrobena simulacím elektronických vlastností ve SPICE. Na základě principů prezentované metodiky a výsledků simulací multifunkčních hradel je také provedena analýza a rozbor různých problémů jako je platnost testu modifikovaného obvodu a vhodnost jednotlivých technologií multifunkčních hradel pro danou metodiku. Výsledky analýz a provedených experimentů je potvrzeno, že pomocí multifunkčních hradel lze optimalizovat diagnostické vlastnosti obvodu takovým způsobem, aby došlo k požadovaným úpravám parametrů výsledných testů obvodů při minimálních dopadech na kvalitu a věrohodnost těchto testů.
|
|
Novel approach to polymorphism in gate-level digital circuits
Nevoral, Jan ; Plíva, Zdeněk (oponent) ; Stopjaková,, Viera (oponent) ; Růžička, Richard (vedoucí práce)
Nearly twenty years ago, a non-conventional approach to implementation of multifunctional circuits called polymorphic electronics was proposed. The concept of polymorphic electronics allows to implement two or more functions in a single circuit, whereas the currently selected function depends on the state of the circuit operating environment. Key components of such circuits are polymorphic gates. Since the introduction of polymorphic electronics, several dozens of polymorphic gates have been published. However, a large number of them do not meet reasonable parameters. As a result, perspective of their utilisation for real applications becomes rather bleak. This dissertation introduces a new approach to the polymorphic electronics. It is based on gates whose behaviour depends on polarity of dedicated power supply rails. The goal of this thesis is to show that such approach allows to design gates with significantly better parameters. In order to systematically design proposed gates at the transistor level, an evolutionary method based on Cartesian genetic programming was proposed. That allowed to design several sets of efficient polymorphic gates employing conventional MOSFET and emerging double-gate ambipolar transistors. These gate sets were arranged into a library which is currently freely available for other researchers. Furthermore, a number of more complex circuits based on proposed gates were designed in this thesis. It is demonstrated at various levels of circuit design (gate, RTL, application) that the proposed gate-level polymorphism provides significant advantages compared to the first generation of polymorphic gates, but it can also be competitive or even better compared to the conventional CMOS solutions.
|
|
Novel approach to polymorphism in gate-level digital circuits
Nevoral, Jan ; Plíva, Zdeněk (oponent) ; Stopjaková,, Viera (oponent) ; Růžička, Richard (vedoucí práce)
Nearly twenty years ago, a non-conventional approach to implementation of multifunctional circuits called polymorphic electronics was proposed. The concept of polymorphic electronics allows to implement two or more functions in a single circuit, whereas the currently selected function depends on the state of the circuit operating environment. Key components of such circuits are polymorphic gates. Since the introduction of polymorphic electronics, several dozens of polymorphic gates have been published. However, a large number of them do not meet reasonable parameters. As a result, perspective of their utilisation for real applications becomes rather bleak. This dissertation introduces a new approach to the polymorphic electronics. It is based on gates whose behaviour depends on polarity of dedicated power supply rails. The goal of this thesis is to show that such approach allows to design gates with significantly better parameters. In order to systematically design proposed gates at the transistor level, an evolutionary method based on Cartesian genetic programming was proposed. That allowed to design several sets of efficient polymorphic gates employing conventional MOSFET and emerging double-gate ambipolar transistors. These gate sets were arranged into a library which is currently freely available for other researchers. Furthermore, a number of more complex circuits based on proposed gates were designed in this thesis. It is demonstrated at various levels of circuit design (gate, RTL, application) that the proposed gate-level polymorphism provides significant advantages compared to the first generation of polymorphic gates, but it can also be competitive or even better compared to the conventional CMOS solutions.
|
|
Optimalizace testu digitálního obvodu multifunkčními prvky
Stareček, Lukáš ; Gramatová, Elena (oponent) ; Kubátová, Hana (oponent) ; Kotásek, Zdeněk (vedoucí práce)
Tato práce se zabývá možností optimalizace testu číslicových obvodů pomocí multifunkčních logických hradel. Nejdůležitější částí práce je vysvětlení samotného principu optimalizace, který je popsán také formálními matematickými prostředky. Na základě tohoto popisu je v práci prezentováno několik možností využití. Ukázána je optimalizace testovatelnosti obdobná metodě vkládání testovacích bodů a jednoduchá metodika založena na základě SCOAP. Těžištěm práce je však metodika, která byla vytvořena pro optimalizaci testu obvodu. Ta byla implementována v podobě softwarových nástrojů. V práci jsou následně prezentovány výsledky použití těchto nástrojů na úloze snížení počtu testovacích vektorů se zachováním pokrytí poruch pro různé obvody včetně testovací sady ISCAS 85. Část práce je věnována také různým principům a technologiím tvorby multifunkčních logických hradel. Některá vybraná hradla z těchto technologií jsou podrobena simulacím elektronických vlastností ve SPICE. Na základě principů prezentované metodiky a výsledků simulací multifunkčních hradel je také provedena analýza a rozbor různých problémů jako je platnost testu modifikovaného obvodu a vhodnost jednotlivých technologií multifunkčních hradel pro danou metodiku. Výsledky analýz a provedených experimentů je potvrzeno, že pomocí multifunkčních hradel lze optimalizovat diagnostické vlastnosti obvodu takovým způsobem, aby došlo k požadovaným úpravám parametrů výsledných testů obvodů při minimálních dopadech na kvalitu a věrohodnost těchto testů.
|
|
Metodika aplikace testu obvodu založená na identifikaci testovatelných bloků
Herrman, Tomáš ; Plíva, Zdeněk (oponent) ; Racek, Stanislav (oponent) ; Kotásek, Zdeněk (vedoucí práce)
Dizertační práce se zabývá analýzou číslicových obvodů popsaných na úrovni meziregistrových přenosů. Je v ní zahrnuta pouze problematika související s testovatelností obvodových datových cest, řadičem ovládajícím tok dat těmito cestami se nezabývá. Stěžejní částí práce je návrh konceptu testovatelného bloku (TB), pomocí něhož se obvod rozdělí na části, jež jsou plně testovatelné přes jejich vstupy a výstupy, přes takzvané hraniční registry bloku nebo primární vstupy/výstupy. Přínosem nové metodiky je také redukce počtu registrů v řetězci scan, do něhož jsou zařazeny pouze hraniční registry. Segmentací obvodu dosáhneme také zjednodušení generování testu rozdělením tohoto problému na více menších částí. Navržená metodika pro identifikaci TB v číslicovém obvodu využívá dvou vybraných evolučních algoritmů operujících na formálním modelu obvodu na úrovni RT.
|
|
Multikriteriální kartézské genetické programování
Petrlík, Jiří ; Schwarz, Josef (oponent) ; Sekanina, Lukáš (vedoucí práce)
Cílem této diplomové práce je shrnout problematiku multikriteriálních genetických algoritmů a kartézského genetického programování. Podrobně je popsán algoritmus NSGAII a začlenění multikriteriální optimalizace do kartézského genetického programování (CGP). Navržená metoda multikriteriálního CGP byla ověřena na zvolených problémech z oblasti návrhu číslicových obvodů.
|
|
Křížení v kartézském genetickém programování
Vácha, Petr ; Vašíček, Zdeněk (oponent) ; Sekanina, Lukáš (vedoucí práce)
Optimalizace číslicových obvodů se stále těší velké pozornosti nejen u výzkumníků, ale zejména u výrobců čipů. Mezi nové metody umožňující optimalizaci číslicových obvodů patří kartézské genetické programování. Tato diplomová práce se zabývá návrhem a implementací nového operátoru křížení pro kartézské genetické programování. Experimentální vyhodnocení byla provedena v úloze hledání obvodů tříbitové násobičky a pětibitové parity.
|