Original title: Efektivní metody pro binární kódování desítkových číslic
Translated title: Efficient methods for binary encoding of decimal digits
Authors: Dic, Daniel ; Holek, Radovan (referee) ; Petyovský, Petr (advisor)
Document type: Bachelor's theses
Year: 2026
Language: slo
Publisher: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií
Abstract: [slo] [eng]
Bakalárska práca sa zaoberá efektívnymi metódami kódovania desiatkových číslic v digitálnych systémoch. Teoretická časť analyzuje binárne kódovanú desiatkovú sústavu (BCD) a jej obmedzenia, a úsporné kódovania Chen–Ho a Densely Packed Decimal (DPD), ktoré sú súčasťou normy IEEE 754-2008. Praktická časť navrhuje vlastné kódovanie založené na princípe Chen–Ho a jeho realizáciu v jazyku VHDL. Ako demonštrácia bola navrhnutá nová laboratórna úloha pre predmet Logické obvody a systémy: 24-hodinové digitálne hodiny uchovávajúce časový stav priamo v Chen–Ho kódovom priestore namiesto BCD kaskády. Návrh bol syntetizovaný v prostredí AMD Xilinx Vivado pre FPGA Artix-7 (Basys 3) a funkčne overený simuláciou. Porovnanie s konvenčným BCD riešením potvrdzuje úsporu klopných obvodov, pričom náročnosť kombinačnej logiky (LUT) zostáva porovnateľná. Súčasťou práce sú aj metodické podklady pre navrhnutú laboratórnu úlohu. This bachelor’s thesis addresses efficient methods for encoding decimal digits in digital systems. The theoretical part analyses the Binary Coded Decimal (BCD) representation and its limitations, and the Chen–Ho and Densely Packed Decimal (DPD) space-saving encodings, which form part of the IEEE 754-2008 standard. The practical part designs a custom encoding scheme based on Chen–Ho principles and implements it in the VHDL language. As a demonstration, a new laboratory task for the course Logické obvody a systémy was designed: a 24-hour digital clock that stores the time state directly in Chen–Ho encoded form instead of a BCD cascade. The design was synthesised in AMD Xilinx Vivado for the Artix-7 FPGA (Basys 3) and functionally verified by simulation. The comparison with the conventional BCD solution confirms a reduction in flip-flop usage, while the combinational logic (LUT) usage remains comparable. The thesis also includes complete teaching materials for the proposed laboratory task.
Keywords: Artix-7; Basys 3; BCD code; binary encoding of decimal digits; Chen-Ho encoding; combinational circuits; Densely Packed Decimal; digital clock; efficient encoding; encoder and decoder; FPGA; laboratory task; VHDL

Institution: Brno University of Technology (web)
Document availability information: Fulltext is available in the Brno University of Technology Digital Library.
Original record: http://hdl.handle.net/11012/258423

Permalink: http://www.nusl.cz/ntk/nusl-776878


The record appears in these collections:
Universities and colleges > Public universities > Brno University of Technology
Academic theses (ETDs) > Bachelor's theses