Original title: Modelování RFID obvodů v jazyce SystemVerilog
Translated title: System Verilog Real Number Modeling of RFID Analog Circuit
Authors: Kučera, Denis ; Fujcik, Lukáš (referee) ; Dvořák, Vojtěch (advisor)
Document type: Bachelor's theses
Year: 2026
Language: cze
Publisher: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií
Abstract: [cze] [eng]
Tato práce se zabývá pokročilým modelováním analogových obvodů s využitím meto- diky SystemVerilog Real Number Modeling (RNM). Hlavním cílem je vývoj přenositel- ného behaviorálního modelu komparátoru určeného pro UHF RFID aplikace. Teoretická část poskytuje ucelené srovnání moderních přístupů k návrhu a verifikaci mixed-signal systémů. V praktické části je navržen model vycházející ze standardu IEEE 1800-2012, který využívá modulární architekturu s nezávislým jádrem. Pro umožnění pokročilých si- mulací implementuje uživatelsky definované datové typy sítí (UDN). Pro formální ověření modelu bylo vyvinuto robustní testovací prostředí postavené na průmyslovém standardu UVM. Toto prostředí komplexně ověřuje přesnost komparace včetně reakcí na okrajové stavy. Výsledky prokazují, že navržený RNM model dosahuje zrychlení simulačního času v porovnání s tradičními analogovými simulacemi, přičemž si zachovává přesnost plně dostačující pro potřeby systémové verifikace. This thesis deals with the advanced modeling of analog circuits using the SystemVerilog Real Number Modeling (RNM) methodology. The main objective is the development of a portable behavioral model of a comparator intended for UHF RFID applications. The theoretical part provides a comprehensive comparison of modern approaches to the design and verification of mixed-signal systems. In the practical part, a model based on the IEEE 1800-2012 standard is designed, utilizing a modular architecture with an independent core. To enable advanced simulations, it implements User-Defined Nettypes (UDN). For the formal verification of the model, a robust testbench based on the industry- standard UVM (Universal Verification Methodology) was developed. This environment comprehensively verifies the comparison accuracy, including responses to corner cases. The results demonstrate that the proposed RNM model achieves a simulation time speed-up compared to traditional analog simulations, while maintaining an accuracy fully sufficient for the needs of system-level verification.
Keywords: Analog Modeling; Comparator; IEEE 1800-2012; Mixed-Signal; Real Number Modeling; RFID; RNM; SystemVerilog; UDN; User-Defined Nettype; UVM; Verification; Analogové modelování; IEEE 1800-2012; Komparátor; Mixed-Signal; Real Number Modeling; RFID; RNM; SystemVerilog; UDN; User-Defined Nettype; UVM; Verifikace

Institution: Brno University of Technology (web)
Document availability information: Fulltext is available in the Brno University of Technology Digital Library.
Original record: http://hdl.handle.net/11012/258464

Permalink: http://www.nusl.cz/ntk/nusl-775686


The record appears in these collections:
Universities and colleges > Public universities > Brno University of Technology
Academic theses (ETDs) > Bachelor's theses