Original title: Analýza optimalizace digitální části HW USB nabíječky
Translated title: Analysis of the optimization of the digital part of the HW USB charger
Authors: Dinis, Matej ; Zachariášová, Marcela (referee) ; Vyroubal, Petr (advisor)
Document type: Bachelor's theses
Year: 2025
Language: eng
Publisher: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií
Abstract: [eng] [cze]
Táto práca sa zaoberá návrhom hardvérovej nabíjačky batérií z pôvodného softvérového riešenia. Nabíjačka je navrhnutá ako samostatná jednotka, ktorú možno použiť v aplikácii s procesorom alebo bez neho. Nabíjačka podporuje meranie teploty a štyri teplotné zóny s dvoma hodnotami prúdu pre každú fázu, aby bola v súlade so smernicou JEITA. Teória opisuje konštrukciu a proces nabíjania Li-pol a EDLC a základné stavebné bloky HDL potrebné pre tento návrh a metódy funkčnej a formálnej verifikácie podľa priemyselných noriem. V praxi sa uvádza príklad analógovej časti, ktorú možno použiť a predovšetkým definícia mapy registrov, architektúra na úrovni blokov a stavové diagramy pre automaty. Uvedené sú scenáre, ktoré overujú hlavné funkcie nabíjača. Takisto je uvedený približný odhad plochy na základe výsledku syntézy This thesis deals with design of hardware battery charger based on original software solution. The charger is designed as an independent unit that can be used in an application with or without a CPU. Charger supports temperature measurement and four temperature zones with two current values for each phase to be JEITA guideline compliant. The theory describes the construction and charging process of Li-pol and EDLC, and the basic HDL building blocks needed for this design and functional and formal industry standard verification methods. The practice provides example of analog part that can be used, and most importantly, register map definition, block level architecture and state diagrams for automats. Scenarios that verify major charger functions are listed. Also approximate area estimation is presented based on the synthesis result.
Keywords: EDLC; FSM; HDL; JEITA; Li-pol; LINT; mapa registrov; nabíjanie; počítadlá; verifikácia; charging; counter; EDLC; FSM; HDL; JEITA; Li-pol; LINT; register map; verification

Institution: Brno University of Technology (web)
Document availability information: Fulltext is available in the Brno University of Technology Digital Library.
Original record: http://hdl.handle.net/11012/253121

Permalink: http://www.nusl.cz/ntk/nusl-699856


The record appears in these collections:
Universities and colleges > Public universities > Brno University of Technology
Academic theses (ETDs) > Bachelor's theses