Original title: Generátor paketů na platformě FPGA
Translated title: Packet generator on the FPGA platform
Authors: Bari, Lukáš ; Blažek, Petr (referee) ; Smékal, David (advisor)
Document type: Master’s theses
Year: 2017
Language: slo
Publisher: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií
Abstract: [slo] [eng]
Práca sa zaoberá teóriou a návrhom generátora sieťového provozu na platforme FPGA. Pre popis je použitý programovací jazyk VHDL. Práca zahrňuje zoznámenie sa s vývojovými postupmi a návrhovými prostriedkami potrebnými pre vytvorenie celkového projektu. Taktiež obsahuje zoznámenie sa s potrebnými technológiami FPGA, NetCOPE a kartami COMBO. Na základe týchto informácií, bol v praktickej části navrhnutý, otestovný a implementovaný generátor paketov pre kartu Combo-80G. Pri realizácií bolo použite vývojové prostredie NetCOPE. The thesis deals with the theory and design of the network traffic generator on the FPGA platform. The VHDL programming language is used for the description. The work involves getting acquainted with the development processes and design tools needed to create the overall project. It also includes familiarity with the necessary FPGA, NetCOPE and COMBO cards. Based on this information, was designed, tested and implemented packet generator project for the Combo-80G card. For implementation was used framework from NetCOPE.
Keywords: Combo; FPGA; LFSR; NetCOPE; Packet; VHDL; Xilinx

Institution: Brno University of Technology (web)
Document availability information: Fulltext is available in the Brno University of Technology Digital Library.
Original record: http://hdl.handle.net/11012/65651

Permalink: http://www.nusl.cz/ntk/nusl-576706


The record appears in these collections:
Universities and colleges > Public universities > Brno University of Technology
Academic theses (ETDs) > Master’s theses