Original title:
Optimalizace postupu velkoplošného odvrstvování integrovaných obvodů pomocí pokročilých inspekčních technologií
Translated title:
Optimization of integrated circuits large-area delayering process using advanced inspection technologies
Authors:
Vlach, Marek ; Otáhal, Alexandr (referee) ; Chmela, Ondřej (advisor) Document type: Bachelor's theses
Year:
2021
Language:
cze Publisher:
Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií Abstract:
[cze][eng]
V této bakalářské práci je zpracován přehled používaných technologických metod pro odpouzdřování a odvrstvování integrovaných obvodů. Dále jsou v práci uvedeny používané inspekční techniky a materiálové analýzy při odvrstvování polovodičových čipů. Práce se také zabývá technologickým vývojem integrovaných obvodů z pohledu používaných tranzistorových struktur. V praktické části práce je pak navržen a odzkoušen postup odpouzdřování a velkoplošného odvrstvování integrovaných obvodů.
This bachelor thesis provides an overview of the technological methods used for decapsulation and delayering of integrated circuits. Furthermore, the inspection techniques and material analysis used during delayering of semiconductor chips are presented. The thesis also discusses the technological development of integrated circuits in terms of the transistor structures used. In the practical part of the thesis, a procedure for decapsulation and large-area delayering of integrated circuits is proposed and tested.
Keywords:
decapsulation; delayering; inspection technique; Integrated circuit; material analysis; semiconductor chip; transistor structure; inspekční technika; Integrovaný obvod; materiálová analýza; odpouzdřování; odvrstvování; polovodičový čip; tranzistorová struktura
Institution: Brno University of Technology
(web)
Document availability information: Fulltext is available in the Brno University of Technology Digital Library. Original record: http://hdl.handle.net/11012/198146