Original title:
Návrh a implementace kodéru a dekodéru Iwadariho kódu
Translated title:
Design and Implementation of a Codec for Iwadari Code
Authors:
Křivánek, Jan ; Drábek, Vladimír (referee) ; Sekanina, Lukáš (advisor) Document type: Bachelor's theses
Year:
2007
Language:
cze Publisher:
Vysoké učení technické v Brně. Fakulta informačních technologií Abstract:
[cze][eng]
Náplní předkládané práce je návrh, implementace a následné otestování obvodů realizujících kodér a dekodér Iwadariho kódu obecné zabezpečující schopnosti. Návrh vychází z nastíněné teorie protichybových kódových systémů a je podložen odvozeným matematickým aparátem. Popis implementace je zaměřen na využití jazyka VHDL . Ověření správné činnosti implementovaného modelu kodéru i dekodéru byla provedena simulací ve specializovaných vývojových prostředích. Finální demonstraci funkce poskytuje praktická realizace testovacího zapojení kodéru a dekodéru na experimentální výukové platformě FIT-kit.
This thesis deals with the design, the implementation and oncoming testing of circuits implementing the encoder and the decoder of the Iwadari code with universal correction ability. The design according to the theory of forward error correction systems is well-founded by mathematic modeling. Describing of the implementation prefers VHDL language. The implemented encoder and decoder were simulated in specialized development environments to verify their correct operation. Final demonstrational physical implementation of testing connection of the encoder and the decoder in experimental educational platform FIT-kit was made to show their function and mechanism.
Keywords:
FIT-kit; forward error correction; FPGA; Iwadari´s decoder; Iwadari´s encoder; VHDL; FIT-kit; FPGA; Iwadariho dekodér; Iwadariho kodér; VHDL; zabezpečovací kódování
Institution: Brno University of Technology
(web)
Document availability information: Fulltext is available in the Brno University of Technology Digital Library. Original record: http://hdl.handle.net/11012/187366