Original title:
Akcelerace neuronových sítí v FPGA
Translated title:
Acceleration of Neural Networks in FPGA
Authors:
Krčma, Martin ; Vašíček, Zdeněk (referee) ; Kaštil, Jan (advisor) Document type: Bachelor's theses
Year:
2012
Language:
cze Publisher:
Vysoké učení technické v Brně. Fakulta informačních technologií Abstract:
[cze][eng]
Tato práce se zabývá problematikou akcelerace výpočtu neuronových sítí skrze jejich implementaci v programovatelných hradlových polích FPGA. Práce představuje dvě různé hardwarové implementace neuronových sítí, které porovnává mezi sebou a s volně dostupnou softwarovou implementací. Dále práce představuje nástroje usnadňující VHDL implementaci neuronových sítí.
This thesis deals with an acceleration of neural networks, which are implemented into the fi eld programmable gate arrays. Two di fferent hardware implementation are presented and compared with each other and confronted with the software implementation. The tools for easy implementation of neural networks in FPGAs are introduced.
Keywords:
acceleration; Arti cial Neural Networks; FPGA; FPNA; FPNN; VHDL; akcelerace; FPNA; FPNN; hradlová pole; Neuronové sítě FPGA; VHDL
Institution: Brno University of Technology
(web)
Document availability information: Fulltext is available in the Brno University of Technology Digital Library. Original record: http://hdl.handle.net/11012/55227