Original title:
Komprese videa v obvodu FPGA
Translated title:
Implementation of video compression into FPGA chip
Authors:
Tomko, Jakub ; Fujcik, Lukáš (referee) ; Bohrn, Marek (advisor) Document type: Master’s theses
Year:
2014
Language:
cze Publisher:
Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií Abstract:
[cze][eng]
Práca sa venuje rozboru kompresného algoritmu formátu MJPEG a možnostiam jeho implementácie v obvode FPGA. Navrhnuté a vyskúšané boli tri metódy na zníženie dátového toku výsledného videa nad rámec formátu MJPEG. Tieto metódy umožňujú použiť formát MJPEG v aplikáciách vyžadujúcich nízku latenciu. Vyskúšané metódy zahŕňajú filtráciu šumu, použitie systému rozdielových snímok a použitie nižšej kvality videa. Na základe výsledkov bol navrhnutý obvod MJPEG kóderu a dekóderu optimalizovaný pre implementáciu do obvodu FPGA z rady Spartan-6, konkrétne XC6SLX45.
This thesis is focused on the compression algorithm's analysis of MJPEG format and its implementation in FPGA chip. Three additional video bitstream reduction methods have been evaluated for real-time low latency applications of MJPEG format. These methods are noise filtering, inter-frame encoding and lowering video's quality. Based on this analysis, a MJPEG codec has been designed for implementation into FPGA chip XC6SLX45, from Spartan-6 family.
Keywords:
bitstream reduction; DCT; DPCM; entropy encoding; FPGA; Full HD; Huffman encoding; image compression; inter-frame encoding; JPEG; latency; MJPEG; noise filtering; RLE; VHDL; VLE; DCT; DPCM; entropické kódovanie; filtrácia šumu; FPGA; Full HD; Huffmanovo kódovanie; JPEG; kompresia obrazu; kódovanie rozdielových snímok; latencia; MJPEG; redukcia dátového toku; RLE; VHDL; VLE
Institution: Brno University of Technology
(web)
Document availability information: Fulltext is available in the Brno University of Technology Digital Library. Original record: http://hdl.handle.net/11012/32072