Název:
Komprese videa v obvodu FPGA
Překlad názvu:
Implementation of video compression into FPGA chip
Autoři:
Tomko, Jakub ; Fujcik, Lukáš (oponent) ; Bohrn, Marek (vedoucí práce) Typ dokumentu: Diplomové práce
Rok:
2014
Jazyk:
cze
Nakladatel: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií
Abstrakt: [cze][eng]
Práca sa venuje rozboru kompresného algoritmu formátu MJPEG a možnostiam jeho implementácie v obvode FPGA. Navrhnuté a vyskúšané boli tri metódy na zníženie dátového toku výsledného videa nad rámec formátu MJPEG. Tieto metódy umožňujú použiť formát MJPEG v aplikáciách vyžadujúcich nízku latenciu. Vyskúšané metódy zahŕňajú filtráciu šumu, použitie systému rozdielových snímok a použitie nižšej kvality videa. Na základe výsledkov bol navrhnutý obvod MJPEG kóderu a dekóderu optimalizovaný pre implementáciu do obvodu FPGA z rady Spartan-6, konkrétne XC6SLX45.
This thesis is focused on the compression algorithm's analysis of MJPEG format and its implementation in FPGA chip. Three additional video bitstream reduction methods have been evaluated for real-time low latency applications of MJPEG format. These methods are noise filtering, inter-frame encoding and lowering video's quality. Based on this analysis, a MJPEG codec has been designed for implementation into FPGA chip XC6SLX45, from Spartan-6 family.
Klíčová slova:
DCT; DPCM; entropické kódovanie; filtrácia šumu; FPGA; Full HD; Huffmanovo kódovanie; JPEG; kompresia obrazu; kódovanie rozdielových snímok; latencia; MJPEG; redukcia dátového toku; RLE; VHDL; VLE; bitstream reduction; DCT; DPCM; entropy encoding; FPGA; Full HD; Huffman encoding; image compression; inter-frame encoding; JPEG; latency; MJPEG; noise filtering; RLE; VHDL; VLE
Instituce: Vysoké učení technické v Brně
(web)
Informace o dostupnosti dokumentu:
Plný text je dostupný v Digitální knihovně VUT. Původní záznam: http://hdl.handle.net/11012/32072