Národní úložiště šedé literatury Nalezeno 192 záznamů.  1 - 10dalšíkonec  přejít na záznam: Hledání trvalo 0.01 vteřin. 
Návrh řešení pro jednotný průmyslový komunikační systém (ICS) objektu slévárny
Dušek, Jakub ; Jordán, Vilém (oponent) ; Sedlák, Petr (vedoucí práce)
Tato bakalářská práce se zabývá návrhem komplexní síťové infrastruktury v prostorách Slévárny Brno, která má nahradit nevyhovující infrastrukturu slévárny. V druhé části práce jsou vysvětleny pojmy počítačová síť, topologie sítí, Ethernet, sekce kabelážního systému a základní pojmy potřebné pro porozumění návrhu síťové infrastruktury. Třetí část se věnuje analýze současného stavu a stanovuje doporučení pro novou síťovou infrastrukturu. Poslední část se věnuje komplexnímu návrhu síťové infrastruktury v prostorách slévárny.
Návrh počítačové sítě společnosti
Novák, Petr ; Jordán, Vilém (oponent) ; Ondrák, Viktor (vedoucí práce)
Bakalářská práce se zabývá návrhem počítačové sítě společnosti. První kapitola pojednává o teoretických východiskách práce, která jsou potřebná znát pro vytvoření síťového návrhu. Druhá kapitola obsahuje analýzu současného stavu, která slouží jako podklad pro vlastní návrh řešení, což je i poslední kapitola bakalářské práce. Tato kapitola také obsahuje ekonomické zhodnocení celého síťového návrhu.
Tester for chosen sub-standard of the IEEE 802.1Q
Avramović, Nikola ; Dvořák, Vojtěch (oponent) ; Fujcik, Lukáš (vedoucí práce)
This master paper is dealing with the analysis of IEEE 802.1Q group of TSN standards and with the design of HW tester. Standard IEEE 802.1Qbu has appeared to be an optimal solution for this paper. Detail explanation of this sub-standard are included in this paper. As HW test the implementation, a protocol aware technique was chosen in order to accelerate testing. Paper further describes architecture of this tester, with detail explanation of the modules. Essential issue of protocol aware controlling objects by SW, have been resolved and described. Result proof that this technique has reached higher speed of testing, reusability, and fast implementation.
Implementace PCS a PMA podvrstvy 50 Gb/s Ethernetu v FPGA
Suchanek, Michal ; Levek, Vladimír (oponent) ; Bohrn, Marek (vedoucí práce)
Cílem této bakalářské práce je seznámit se se standardem 25/50 Gigabit Ethernet Consortium, jenž definuje 50Gb/s Ethernet. Prostudovat specifikace pro PCS a PMA podvrstvy fyzické vrstvy Ethernetu v režimu 50GBASE-R. Podle těchto specifikací navrhnout a implementovat zmiňováné podvrstvy PCS a PMA v jazyce VHDL pro obvody FPGA na akcelerační kartu. Ověřit funkčnost fyzické vrstvy na zvolené akcelerační kartě.
Smart Home
Pitra, Ondřej ; Jašková, Jana (oponent) ; Kazda, Tomáš (oponent) ; Šedrlová, Magdalena (vedoucí práce)
The aim of this bachelor’s thesis is to present and describe fundamental principles, characteristics, and application of my own project of Smart Home. In this thesis, I will present my current state of the project as well as the future plans for my Smart Home. I will also introduce and compare Smart Home systems from companies already established on the market.
Laboratory exercises for network technologies education
Kapusta, Martin ; Langhammer, Lukáš (oponent) ; Dvořák, Jan (vedoucí práce)
The aim of the diploma thesis is to choose network simulator suitable for network technologies laboratory tasks for educational use. Theoretical part of thesis describes basics of network communication, addressing, reference models. Thesis also describes standards Wi Fi, Ethernet and routing protocol OSPF - technologies which are discussed in laboratory tasks. The practical part of diploma thesis describes a few available network simulators suitable for creating two laboratory tasks. Finally, the NS-3 simulator was chosen. Both laboratory tasks include theoretical introduction, detailed description of source code, individual tasks, expected outputs and control questions which senses understanding of discussed technologies.
Vývojový kit pro komunikaci mikrokontrolérů s počítačem
Franek, Miroslav ; Novák, Lukáš (oponent) ; Levek, Vladimír (vedoucí práce)
Diplomová práce se zabývá návrhem vývojového kitu pro komunikaci mikrokontroléru s počítačem pomocí rozhraní USB, Bluetooth, WiFi a Ethernet. V teoretickém rozboru jsou popsána tato rozhraní a také rozhraní, která používá pro komunikaci mikrokontrolér. V další části jsou vybrány součástky pro realizaci vývojového kitu. Následuje návrh schématu zapojení a desky plošného spoje. Dále je zde popsán návrh programového vybavení. Poslední kapitola se věnuje realizaci a testování vývojového kitu. Příloha obsahuje návrh laboratorní úlohy pro seznámení studentů s vývojovým kitem.
Akviziční systém na platformě STEMLab
Pavlík, Radim ; Kováč, Michal (oponent) ; Kubíček, Michal (vedoucí práce)
Práce se zabývá návrhem akvizičního systému, fungujícím na vývojové platformě STEMLab (Red Pitaya). Cílem je možnost sledování analogových signálů s nastavitelnou vzorkovací frekvencí a délkou akvizice. Software byl vytvářen jak pro řídící část (Python aplikace) tak pro samotnou platformu (embedded C, Python) s využitím vhodného FPGA-HW designu (HDL). Práce popisuje, jak pracovat s ekosystémem platformy, ovládání a chování aplikací vzniklých při procesu seznamování se s platformou a možnosti jakými lze aplikace vytvářet.
Návrh LED osvětlení pro průmyslové kamerové systémy
Svoboda, Martin ; Honec, Peter (oponent) ; Janáková, Ilona (vedoucí práce)
Bakalářská práce se zabývá vývojem, návrhem a zkonstruováním multispektrálního osvětlení pro průmyslové kamerové systémy. Osvětlení je koncipováno jako modulární zařízení skládající se ze dvou částí – řídící jednotky, se kterou je možné komunikovat primárně pomocí Modbus TCP/IP protokolu a která napájí, ovládá a sbírá informace o připojené jednotce osvětlení. Jednotka osvětlení je vybavena 64 inteligentními RGBW svítivými diodami rozmístěnými v matici 8x8 a jednou kontrolní diodou naproti níž jsou umístěny snímače intenzity osvětlení pro získání zpětné vazby o barvě a intenzitě osvětlení. Mezi svítivými diodami jsou rozmístěné dva teplotní snímače pro kontrolu teploty jednotky osvětlení. Obě jednotky jsou umístěné v robustním hliníkovém šasí. Řídící jednotka obsahuje mikropočítač naprogramovaný v jazyce C.
Implementace PCS podvrstvy 400 Gb/s Ethernetu v FPGA
Kolařík, Jaroslav ; Pristach, Marián (oponent) ; Fujcik, Lukáš (vedoucí práce)
Tato práce se zabývá návrhem jednotky PCS v režimu 400GBASE-R podle standardu IEEE 802.3bs-2017 definující 400 Gb/s Ethernet. První část práce je zaměřena na obecnou architekturu FPGA, možné varianty FPGA pro implementaci 400 Gb/s Ethernet, popisem těchto architektur a zdrojů v FPGA. Další část popisuje vývoj Ethernetu a spojitost s referenčním modelem ISO/OSI. Následně je podrobně popsána fyzická vrstva Ethernetu pro rychlost 400 Gb/s za čímž následuje návrh jednotky PCS a popis její implementace, včetně využití zdrojů ve zvoleném FPGA. V poslední části je popsána simulace implementované jednotky PCS. V závěru jsou shrnuty dosažené výsledky a přínos této práce.

Národní úložiště šedé literatury : Nalezeno 192 záznamů.   1 - 10dalšíkonec  přejít na záznam:
Chcete být upozorněni, pokud se objeví nové záznamy odpovídající tomuto dotazu?
Přihlásit se k odběru RSS.