Národní úložiště šedé literatury Nalezeno 411 záznamů.  1 - 10dalšíkonec  přejít na záznam: Hledání trvalo 0.00 vteřin. 
Fault tolerant systems design automation
Lojda, Jakub ; Plíva, Zdeněk (oponent) ; Steininger, Andreas (oponent) ; Sekanina, Lukáš (vedoucí práce)
If a digital system is required to maintain a high level of reliability, it must withstand the presence of naturally-emerging failures. Many of such systems utilize Field Programmable Gate Arrays (FPGAs). One of the approaches to increase the system's reliability is the insertion of the so-called Fault Tolerance (FT) mechanisms. It is, however, a significant challenge to design systems to be FT. In this thesis, an approach is designed and researched, capable of automatically transforming an unhardened design into its FT version. The thesis emphasizes the generality of such a process, which allows for the reusability of the methods among various description formats, languages, and abstraction levels. This thesis describes the proposed method and its main aspects: the source code modification approaches, design strategies, and acceleration of FT parameters measurement. Last but not least, design flows that target the minimization of required measurements are proposed, which significantly accelerates the complete automated design of the FT system. Several cases were experimentally studied during the research presented in this thesis. Multiple circuits described in different languages were targeted with various reliability metrics to cover multiple scenarios. The first steps use a robot controller written in C++ as a target for evaluating the source code manipulations and the so-called critical bits representation of an FPGA design. After that, our C++ benchmark circuits were used instead of the robot controller. At first, a strategy based on the Multiple-choice Knapsack Problem (MCKP) was used to automatically select the most suitable hardening from available hardening schemes (e.g., Triple Modular Redundancy, or N-modular Redundancy). The proposed design strategy found a solution with 18% fewer critical bits while even lowering the design size overhead compared to the previous approach with the static allocation of FT mechanisms. After that, means of FT mechanism insertion were implemented for VHDL. VHDL benchmarks were also used with the MCKP strategy to find solutions with the best Median Time to Failure (a.k.a. t50). For the actual case study, circa 25% savings in the area were achieved compared to the reference design to which the FT mechanisms were assigned statically and manually. The method allows the user to constrain the available chip area and obtain the result optimal on reliability for this given area (under assumptions specified in the thesis). Also, system recovery was tested, which further improved the t50 results by 70%. Finally, a comprehensive case was studied on a real circuit, the FPGA reconfiguration controller. This presents a method of finding a Pareto-frontier of optimal designs considering multiple criteria (i.e., power consumption, size, and Mean Time to Failure - MTTF). The method exploits the principles of dynamic partial reconfiguration.
Fault tolerant systems design automation
Lojda, Jakub ; Plíva, Zdeněk (oponent) ; Steininger, Andreas (oponent) ; Sekanina, Lukáš (vedoucí práce)
If a digital system is required to maintain a high level of reliability, it must withstand the presence of naturally-emerging failures. Many of such systems utilize Field Programmable Gate Arrays (FPGAs). One of the approaches to increase the system's reliability is the insertion of the so-called Fault Tolerance (FT) mechanisms. It is, however, a significant challenge to design systems to be FT. In this thesis, an approach is designed and researched, capable of automatically transforming an unhardened design into its FT version. The thesis emphasizes the generality of such a process, which allows for the reusability of the methods among various description formats, languages, and abstraction levels. This thesis describes the proposed method and its main aspects: the source code modification approaches, design strategies, and acceleration of FT parameters measurement. Last but not least, design flows that target the minimization of required measurements are proposed, which significantly accelerates the complete automated design of the FT system. Several cases were experimentally studied during the research presented in this thesis. Multiple circuits described in different languages were targeted with various reliability metrics to cover multiple scenarios. The first steps use a robot controller written in C++ as a target for evaluating the source code manipulations and the so-called critical bits representation of an FPGA design. After that, our C++ benchmark circuits were used instead of the robot controller. At first, a strategy based on the Multiple-choice Knapsack Problem (MCKP) was used to automatically select the most suitable hardening from available hardening schemes (e.g., Triple Modular Redundancy, or N-modular Redundancy). The proposed design strategy found a solution with 18% fewer critical bits while even lowering the design size overhead compared to the previous approach with the static allocation of FT mechanisms. After that, means of FT mechanism insertion were implemented for VHDL. VHDL benchmarks were also used with the MCKP strategy to find solutions with the best Median Time to Failure (a.k.a. t50). For the actual case study, circa 25% savings in the area were achieved compared to the reference design to which the FT mechanisms were assigned statically and manually. The method allows the user to constrain the available chip area and obtain the result optimal on reliability for this given area (under assumptions specified in the thesis). Also, system recovery was tested, which further improved the t50 results by 70%. Finally, a comprehensive case was studied on a real circuit, the FPGA reconfiguration controller. This presents a method of finding a Pareto-frontier of optimal designs considering multiple criteria (i.e., power consumption, size, and Mean Time to Failure - MTTF). The method exploits the principles of dynamic partial reconfiguration.
Code Generation from Object Oriented Petri Nets
Frlička, Eduard ; Janoušek, Vladimír (oponent) ; Kočí, Radek (vedoucí práce)
PNtalk is a language used for modelling of object-oriented Petri nets. The existing simu- lator implemented in Smalltalk language is used mainly for modelling and debugging. For practical use, however, a more efficient representation of Petri net models is needed. This work presents a C++ representation of object-oriented Petri nets.
Rozvoj nástroje Combine
Nováček, Pavel ; Janoušek, Vladimír (oponent) ; Smrčka, Aleš (vedoucí práce)
Tato práce se zabývá reimplementací webového nástroje Combine, který pro uživatelem specifikované parametry a specifikovaná omezení vygeneruje použitím algoritmu IPOG kombinatorickou testovací sadu splňující požadované kombinatorické kritérium pokrytí. Práce je řešena v kontextu platformy Testos, která cílí na automatizaci softwarového testování. Cílem této práce je analyzovat aktuální stav nástroje, identifikovat jeho chyby a nedostatky, diskutovat vhodná rozšíření jeho funkcionality a na základě těchto poznatků vytvořit nový návrh a implementaci nástroje Combine. Vytvořené řešení zachovává veškerou funkcionalitu původního nástroje a zároveň ji rozšiřuje na všech úrovních architektury. Nástroj je nejen lépe ovladatelný díky uživatelsky přívětivějšímu webovému rozhraní, ale nabízí i nové možnosti pro generování testovacích sad. Pro jeho implementaci byly zvoleny vhodnější technologie, díky kterým je nástroj přenositelný a generuje testovací sadu značně rychleji než předchozí implementace a dokáže konkurovat existujícím řešením pro generování kombinatorické testovací sady.
Effective C++ Binding for Vulkan API
Ruža, Adam ; Karas, Matej (oponent) ; Pečiva, Jan (vedoucí práce)
Many 3D graphics applications are developed using Vulkan in C++ language. The major drawback of Vulkan C++ API is slow compilation time. Aim of this thesis is to create Vulkan C++ API with improved compilation time. A custom API generator was implemented for this purpose. This generator allows advanced customization of Vulkan C++ API. Using automated script, compilation times were measured in detail. By reducing unneccesary parts of code for a specific application, we measured improvement of about 50% to 60% in terms of Vulkan C++ API comilation time.
Digital Audio Steganography
Matuška, Matej ; Bidlo, Michal (oponent) ; Strnadel, Josef (vedoucí práce)
The subject of this thesis is steganography, i.e the science that deals with hiding information in other objects. In the introduction, steganography in general and also several areas of digital steganography are described. Next, the thesis focuses on digital audio steganography. After an introduction to digital sound and PCM and WAVE formats, several methods from this area, including one new, are described in more detail. Implementation of the new and 4 other selected methods in newly developed extensible tool for steganography and their evaluation are also parts of this thesis. The 3 basic steganography requirements (imperceptibility, robustness, capacity) were evaluated on recordings of music, speech and various sounds.
An Integration of SIP Voice Calls into an IRC Client or Gateway
Kocman, David ; Očenášek, Pavel (oponent) ; Rychlý, Marek (vedoucí práce)
This thesis describes the design, implementation and testing of a Session Initiation Protocol user agent, using an Internet Relay Chat client or gate as its graphical interface. A third-party open-source library, called liblinphone, is used for call related implementation and the application itself is written in the C/C++ language. The program can make calls and other basic SIP-related features, which include proxy registration, ENUM lookup, and instant messaging. An address book is also available for storing contacts and identities, and is implemented with the SQLite3 C/C++ library. The result of this thesis is an ability to make calls with IRC.
Akcelerace ultrazvukové neurostimulace pomocí aritmetiky se sníženou přesností.
Duchoň, Radek ; Olšák, Ondřej (oponent) ; Jaroš, Jiří (vedoucí práce)
K-Wave je nástroj pro akustickou a ultrazvukovou simulaci s otevřeným zdrojovým kódem. Aktuální dostupné implementace jsou napsány v jazycích C++ a Matlab. Cílem této diplomové práce je akcelerovat existující implementaci ultrazvukové simulace pomocí výpočtů s nižší přesností na grafických kartách Nvidia za využití softwarové platformy CUDA. Dalším přínosem této práce by měla být snížená paměťová náročnost, což umožní provádění větších simulací. Snížená přesnost však nesmí vzhledem k využití například pro neurostimulaci mozku příliš narušit výsledky jako celek. Důležité je proto identifikovat vhodné veličiny, které lze uložit v nižší přesnosti. V této práci budou analyzovány možné přístupy a jejich efektivita při využití nižší přesnosti. Dále pak bude proveden návrh řešení, jehož částí bude identifikace potenciálních veličin pro redukci. Na to bude navazovat specifikace docílené implementace a její testování. Závěr se bude věnovat zhodnocení řešení na základě dosažených výsledků z testování.
Simulace a vizualizace sněhových a ledových struktur
Čech, Ondřej ; Polášek, Tomáš (oponent) ; Čadík, Martin (vedoucí práce)
Tématem práce je simulace vzniku ledových struktur kajícníků. Kajícníci jsou ledové struktury vznikající sublimací způsobenou koncentrací solární energie v prohlubních sněhu. Model vychází z matematického popisu M. D. Betterton. Hlavní přínos práce je rozšíření tohoto původně jednorozměrného modelu do trojrozměrného prostoru vrháním paprsku a výpočtem integrálu na základě metody Monte Carlo. Cílový program pracuje s 3D objekty typu Polygon File Format a je napsán v jazyce C++. Výsledek byl v rámci experimentů vyhodnocen na syntetických datech i na reálných datech vzniklých skenováním pole kajícníků v přírodě. Model prokázal schopnost tvořit struktury vizuálně podobné kajícníkům, ale na reálných datech ukázal problematické chování pocházející už z původního matematického modelu.
Zobrazování virtuálních 3D scén s vysokým dynamickým rozsahem
Rozenberg, Michal ; Chlubna, Tomáš (oponent) ; Pečiva, Jan (vedoucí práce)
Výstupem této bakalářské práce je demonstrační aplikace implementující techniky a algoritmy používané při vykreslování grafických 3D scén ve vysokém dynamickém rozsahu. K implementaci této aplikace je využito programovacího jazyka C++ a nízkoúrovňové rozhraní Vulkan API pro programování náročných 3D grafických programů.

Národní úložiště šedé literatury : Nalezeno 411 záznamů.   1 - 10dalšíkonec  přejít na záznam:
Chcete být upozorněni, pokud se objeví nové záznamy odpovídající tomuto dotazu?
Přihlásit se k odběru RSS.