|
|
Hardware Accelerated Functional Verification
Zachariášová, Marcela ; Kotásek, Zdeněk (oponent) ; Kajan, Michal (vedoucí práce)
Functional verification is a widespread technique to check whether a hardware system satisfies a given correctness specification. The complexity of modern computer systems is rapidly rising and the verification process takes a significant amount of time. It is a challenging task to find appropriate acceleration techniques for this process. In this thesis, we describe theoretical principles of different verification approaches such as simulation and testing, functional verification, and formal analysis and verification. In particular, we focus on creating verification environments in the SystemVerilog language. The analysis part describes the requirements on a system for acceleration of functional verification, the most important being the option to easily enable acceleration and time equivalence of an accelerated and a non-accelerated run of a verification. The thesis further introduces a design of a verification framework that exploits the field-programmable gate array technology, while retaining the possibility to run verification in the user-friendly debugging environment of a simulator. According to the experiments carried out on a prototype implementation, the achieved acceleration is proportional to the number of checked transactions and the complexity of the verified system. The maximum acceleration achieved on the set of experiments was over 130 times.
|
|
|
Návrh specializovaných instrukcí
Koscielniak, Jan ; Zachariášová, Marcela (oponent) ; Hruška, Tomáš (vedoucí práce)
Tato práce se věnuje návrhu a implementaci specializovaných instrukcí pro architekturu instrukční sady RISC-V. Tato instrukční rozšíření slouží k akceleraci sady vybraných kryptografických algoritmů. Nové instrukce jsou implementovány v prostředí Codasip Studia na modelu 32bitového procesoru s instrukční sadou RV32IM. Byly zvoleny implementace kryptografických algoritmů s otevřeným zdrojovým kódem, který byl upraven, aby používal nové instrukce. Jednotlivé instrukce byly aplikovány na příslušné algoritmy, otestovány a profilovány. Výsledkem práce je rozšíření instrukční sady, které umožňuje až sedminásobné zrychlení v závislosti na vybraném algoritmu.
|
|
|
Evolutionary Analogue Amplifier Optimisation
Bielik, Marek ; Zachariášová, Marcela (oponent) ; Bidlo, Michal (vedoucí práce)
This thesis demonstrates the capabilities of the evolutionary algorithms, namely the evo lution strategies, in the domain of the analog amplifiers design. The ngSPICE simulator is integrated into the implementation and it is used for the evaluation of the optimized solutions. There are various methods for evaluating amplifiers proposed in the thesis and also various experiments and their results which were used for the determination of the most optimal parameters for evolution strategies. The goal was to optimize the values of components of the single and two stage common emitter amplifiers. The result is a tool that provides the design of amplifiers with an arbitrary gain, which is within the bounds of the circuit's possibilities, without using any mathematical apparatus.
|
|
|
Nástroj pro statistické vyhodnocení koevolučních algoritmů
Urban, Daniel ; Zachariášová, Marcela (oponent) ; Drahošová, Michaela (vedoucí práce)
V této bakalářské práci se nachází teoretický základ, který nás seznámí s evolučními algoritmy, genetickým programováním, koevolučními algoritmy a metodami pro jejich statistické vyhodnocení. Dále se tato práce zabývá návrhem a implementací nástroje s grafickým uživatelským rozhraním, který umožňuje analýzu koevolučního algoritmu pro různá nastavení parametrů a jeho statistické vyhodnocení. Funkčnost implementovaného nástroje byla testována na datech získaných z externího programu umožňujícího evoluční návrh obrazových filtrů s využitím koevoluce prediktorů fitness. Výsledné grafy a statistiky umožňují jednoduché porovnávání průběhů a výsledků jednotlivých běhů programu.
|
|
| |
|
|
Specifikace scénářů portovatelných stimulů pro moduly procesoru RISC-V
Bardonek, Petr ; Bidlo, Michal (oponent) ; Zachariášová, Marcela (vedoucí práce)
Práce se zabývá návrhem a implementací verifikačních scénářů portovatelných stimulů pro vybrané moduly procesoru Berkelium implementujícím architekturu RISC-V od společnosti Codasip. Cílem této práce je s využitím nového standardu pro Portable Stimulus připravovaného organizací Accellera navrhnout a implementovat scénáře portovatelných stimulů za použití nástroje Questa InFact od společnosti Mentor. Takto navržené scénáře portovatelných stimulů se připojí k již existujícím verifikačním prostředím vytvořených podle metodiky UVM a následně se pomocí nich provede verifikace modulů procesoru Berkelium implementujícím architekturu RISC-V. Poslední částí práce je vyhodnocení úrovně portovatelnosti implementovaných scénářů do jednotlivých úrovní procesoru Berkelium implementujícím architekturu RISC-V (IP bloky, subsystémy, systémy jako celek), kdy je snahou využít navržené scénáře napříč všemi verifikovanými úrovněmi.
|
|
|
Elektronická šachovnice na FITKitu
Kubín, Jakub ; Zachariášová, Marcela (oponent) ; Kaštil, Jan (vedoucí práce)
Tato bakalářská práce se zabývá analýzou, návrhem a implementací hry šachy na platformě FITkit. K platformě je připojen VGA monitor, na kterém je zobrazena šachovnice s figurami. Hra je ovládána pomocí klávesnice na FITkitu. Práce popisuje realizaci jednotky pro zobrazení šachovnice, implementovanou v programovatelném hradlovém poli. Software v mikrokontroléru řídí zobrazovací jednotku, generuje možné tahy a kontroluje tahy figur. Součástí kontrol je i zda král nemá šach a zdali hra neskončila matem nebo patem.
|
|
|
Verifikace ASIP založena na formálních tvrzeních
Šulek, Jakub ; Dolíhal, Luděk (oponent) ; Zachariášová, Marcela (vedoucí práce)
Tato práce představuje koncept pro ověřování správnosti procesorů s aplikačně-specifickou instrukční sadou (ASIP) pomocí verifi kace založené na formálních tvrzeních. Koncept je implementován v jazyku SystemVerilog Assertions jako součást verifi kačního prostředí vytvořeného v nástroji Codasip Framework. Implementovaný koncept je simulován nástrojem QuestaSim na procesoru Codix RISC. Hlavním výsledkem práce je koncept ověřování, který může být součástí systému automatizujícího návrh procesorů, a který je použitelný pro různé typy procesorů.
|
|
|
Zpřístupnění systému proAlpha externímu klientovi
Suchý, Ondřej ; Zachariášová, Marcela (oponent) ; Krčma, Martin (vedoucí práce)
V této práci je rozebírána problematika ERP systémů a jejich hlavních cílů a principů. V návaznosti na tento rozbor je představen ERP systém proALPHA, který je dále analyzován z pohledu možností přístupu k jeho funkcionalitě z externích klientů, což je také hlavním cílem této práce. Jako část tohoto systému, jejíž funkcionalitu se budeme snažit zpřístupnit, byl zvolen modul materiálového hospodářství. Do něj budeme přistupovat přes modul INWB, který je implementován s využitím nástroje Sonic ESB, jehož problematika je rovněž předmětem této práce. Všech vytyčených cílů se podařilo úspěšně dosáhnout.
|
|
| |
host ::
RSS.