|
|
Implementace jádra 8-bitového mikrokontroléru do FPGA a ASIC
Walletzký, Ondřej ; Dvořák, Vojtěch (oponent) ; Bohrn, Marek (vedoucí práce)
Tato práce se zabývá návrhem jádra 8-bitového mikroprocesoru kompatibilního s jedním z 8-bitových mikrokontrolérů PIC společnosti Microchip. Teoretická část práce zkoumá jednotlivé architektury 8-bitových mikrokontrolérů PIC a popisuje architekturu vybraného mikrokontroléru a funkci jeho dílčích bloků. V praktické části je proveden návrh a realizace jádra kompatibilního z hlediska provádění instrukcí, toku dat uvnitř mikrokontroléru a funkce jeho dílčích bloků, to vše pro dosažení co možná nejlepší přenositelnosti programu psaného pro vzorový mikrokontrolér. Poslední část práce popisuje metodu implementace realizovaného jádra do obvodu FPGA a zmiňuje případné rozdíly návrhu pro implementaci do obvodu ASIC. Také řeší otázku programování jádra, jeho testování a verifikaci.
|
|
|
Implementace přijímače a vysílače protokolu RMAP do FPGA
Walletzký, Ondřej ; Fujcik, Lukáš (oponent) ; Dvořák, Vojtěch (vedoucí práce)
Práce se zabývá návrhem a implementací řadičů protokolu RMAP používaného pro přístup do paměti mezi koncovými uzly sítě SpaceWire. V teoretické části seznamuje se sítí SpaceWire, poté podrobně popisuje protokol RMAP a sběrnicové rozhraní AMBA AHB. Praktická část se věnuje návrhu architektury řadičů zmíněného protokolu na základě standardů protokolu RMAP a sběrnice AMBA AHB. Na základě navržené architektury se pak věnuje návrhu dílčích bloků. Následně popisuje použité metody verifikace navržených řadičů a jejich testování v cílovém obvodu FPGA. Nakonec analyzuje maximální frekvenci řadičů a jejich požadavky na zdroje cílového obvodu FPGA na základě odhadů syntézy.
|
|
|
Remote Memory Access Protocol Controller For Spacewire Network
Walletzký, Ondřej
This article describes design and implementation of Remote Memory Access Protocol controller, namely the initiator module specified in the ECSS-E-ST-50-52C standard. It provides general description of its architecture and describes some of its subcomponents. Finally, it summarizes resource utilization and maximum theoretical clock frequency for different configurations when synthesized for Spartan-3 FPGA chip.
|
|
|
Implementace přijímače a vysílače protokolu RMAP do FPGA
Walletzký, Ondřej ; Fujcik, Lukáš (oponent) ; Dvořák, Vojtěch (vedoucí práce)
Práce se zabývá návrhem a implementací řadičů protokolu RMAP používaného pro přístup do paměti mezi koncovými uzly sítě SpaceWire. V teoretické části seznamuje se sítí SpaceWire, poté podrobně popisuje protokol RMAP a sběrnicové rozhraní AMBA AHB. Praktická část se věnuje návrhu architektury řadičů zmíněného protokolu na základě standardů protokolu RMAP a sběrnice AMBA AHB. Na základě navržené architektury se pak věnuje návrhu dílčích bloků. Následně popisuje použité metody verifikace navržených řadičů a jejich testování v cílovém obvodu FPGA. Nakonec analyzuje maximální frekvenci řadičů a jejich požadavky na zdroje cílového obvodu FPGA na základě odhadů syntézy.
|
|
|
Implementace jádra 8-bitového mikrokontroléru do FPGA a ASIC
Walletzký, Ondřej ; Dvořák, Vojtěch (oponent) ; Bohrn, Marek (vedoucí práce)
Tato práce se zabývá návrhem jádra 8-bitového mikroprocesoru kompatibilního s jedním z 8-bitových mikrokontrolérů PIC společnosti Microchip. Teoretická část práce zkoumá jednotlivé architektury 8-bitových mikrokontrolérů PIC a popisuje architekturu vybraného mikrokontroléru a funkci jeho dílčích bloků. V praktické části je proveden návrh a realizace jádra kompatibilního z hlediska provádění instrukcí, toku dat uvnitř mikrokontroléru a funkce jeho dílčích bloků, to vše pro dosažení co možná nejlepší přenositelnosti programu psaného pro vzorový mikrokontrolér. Poslední část práce popisuje metodu implementace realizovaného jádra do obvodu FPGA a zmiňuje případné rozdíly návrhu pro implementaci do obvodu ASIC. Také řeší otázku programování jádra, jeho testování a verifikaci.
|
host ::
RSS.