Národní úložiště šedé literatury Nalezeno 63 záznamů.  1 - 10dalšíkonec  přejít na záznam: Hledání trvalo 0.01 vteřin. 
Komunikace uvnitř hardwarově akcelerovaného obvodu
Rosa, Michal ; Jedlička, Petr (oponent) ; Smékal, David (vedoucí práce)
Programovateľné hradlové polia (FPGA) sú polovodičové zariadenia, ktoré sú založené na matici konfigurovateľných logických blokov (CLB) prepojených programovateľnými prepojeniami. FPGA sa dajú po výrobe preprogramovať na požadované aplikácie podľa funkčných požiadaviek. Táto vlastnosť odlišuje FPGA od aplikačne špecifických integrovaných obvodov (ASIC), ktoré sa vyrábajú na zákazku pre špecifické konštrukčné úlohy. Hoci sú k dispozícii jednorazovo programovateľné (OTP) FPGA, prevládajú typy založené na pamäti SRAM, ktoré možno preprogramovať podľa vývoja návrhu.
Komunikace uvnitř hardwarově akcelerovaného obvodu
Rosa, Michal ; Jedlička, Petr (oponent) ; Smékal, David (vedoucí práce)
Programovateľné hradlové polia (FPGA) sú polovodičové zariadenia, ktoré sú založené na matici konfigurovateľných logických blokov (CLB) prepojených programovateľnými prepojeniami. FPGA sa dajú po výrobe preprogramovať na požadované aplikácie podľa funkčných požiadaviek. Táto vlastnosť odlišuje FPGA od aplikačne špecifických integrovaných obvodov (ASIC), ktoré sa vyrábajú na zákazku pre špecifické konštrukčné úlohy. Hoci sú k dispozícii jednorazovo programovateľné (OTP) FPGA, prevládajú typy založené na pamäti SRAM, ktoré možno preprogramovať podľa vývoja návrhu.
Kryptografický modul pro hardwarově omezené zařízení
Kolář, Ondřej ; Cíbik, Peter (oponent) ; Smékal, David (vedoucí práce)
Tato bakalářská práce se věnuje popisu a implementaci šifry AES-128 jazykem VHDL. Rozebírá základy šifrování, architekturu FPGA a VHDL. Srovnává čipy FPGA a ASIC. Dále popisuje princip šifrování a dešifrování šifry AES-128 a rozebírá její jednotlivé bloky v procesu a periferie použité pro interakci s uživatelem. Praktická část pak popisuje vlastní tvorbu návrhu a ověřuje jeho funkčnost. Cílem práce je popsat šifru AES-128 a ověřit funkčnost návrhu pomocí simulace, dále zprovoznit jednotlivé periferie a zajistit jejich funkčnost a návaznost.
Modular network communication using post-quantum cryptography
Kopecký, Samuel ; Malina, Lukáš (oponent) ; Smékal, David (vedoucí práce)
Current cryptography primitives, which are described at the begging of this thesis will be broken by future quantum computers. How they will be broken is described by this thesis along with a very basic description of quantum mechanics which are key to functional quantum computers. Available solutions like post-quantum cryptography are also introduced. More specifically code-based, hash-based and lattice-based cryptography. Lattice-based cryptography is described in most detail and specific NIST standardized algorithms are introduced – Kyber and Dilithium. Along with the theoretical description, an implementation is provided for both of the algorithms and a comparison to existing implementations in the programing language Go. Practical utilization of these algorithms is realized with a modular quantum-resistant communication application. It can send arbitrary data through a quantum-resistant secured channel and is well adjusted to the UNIX universal text interface. Notably it is able to exchange files between two users and also create a Terminal User Interface with which the users can communicate. The underlying protocol that is responsible for creating the secure channel is well defined in the latter chapters of this thesis. The modularity of the applications also allows users to remove or/and add any Key Exchange Mechanism or Digital signature which are responsible for the creation of the secure channel with very few code changes and good integration to the existing components of the application.
Optimalizace podpůrných kryptografických operací pomocí hardware
Čurilla, Jakub ; Smékal, David (oponent) ; Cíbik, Peter (vedoucí práce)
Táto práca sa zaoberá popisom obvodov architektúry FPGA ich štruktúry, jazyka VHDL, vývojovým postupom pre FPGA, kryptografiou jej delením a kryptografickými algoritmami, a následnou implementáciou a realizáciou podporných funkcií pre kryptografické operácie v jazyku VHDL, ich časovou a výkonnostnou analýzou, a vzájomným porovnaním.
Optimalizace podpůrných kryptografických operací pomocí hardware
Čurilla, Jakub ; Smékal, David (oponent) ; Cíbik, Peter (vedoucí práce)
Táto práca sa zaoberá popisom obvodov architektúry FPGA ich štruktúry, jazyka VHDL, vývojovým postupom pre FPGA, kryptografiou a kryptografickými operáciami, a následnou implementáciou a realizáciou podporných funkcií pre kryptografické operácie v jazyku VHDL, ich časovou a výkonnostnou analýzou, a vzájemným porovnaním.
Interface for Communication on Hardware Accelerated Circuits
Slávik, Mark ; Cíbik, Peter (oponent) ; Smékal, David (vedoucí práce)
The work deals with the description and implementation of the MicroSD interface on programmable logic arrays. The thesis describes the FPGA theory, VHDL language, Vivado environment,pheripherals on FPGA board, VitisHLS. Next, the implementation of the code and its simulation is described. At the end, digital image processing using FPGA and Micro SD card is explained.
Verifikace funkčních bloků pro FPGA
Kříž, Daniel ; Smékal, David (oponent) ; Jedlička, Petr (vedoucí práce)
Tato diplomová práce je věnována problematice verifikací funkčních bloků pro FPGA. V teoretické části práce je popsán koncept verifikace, verifikačních metodologií, které poskytují potřebné nástroje pro otestování daného návrhu, a na závěr je diskutovaná problematika Ethernetu a jeho odlišnosti oproti nízkolatenční variantě. Cílem praktické části diplomové práce je na základě získaných teoretických znalostí a vybrané verifikační metodologie sestrojit verifikační prostředí, provést důkladnou verifikaci nízkolatenční fyzické vrstvy Ethernetu a na závěr realizovat měření latence a propustnosti tohoto obvodu.
Postquantum cryptography on FPGA
Győri, Adam ; Jedlička, Petr (oponent) ; Smékal, David (vedoucí práce)
This work describes the post-quantum algorithm FrodoKEM, its hardware implementation in VHDL and software simulation of implementation, subsequent implementation of the implementation on the FPGA process system. The work describes the issue of postquantum cryptography and VHDL programming language used to describe the functionality of hardware. Furthermore, the work deals with the functional implementation and simulation of all parts of the algorithm. Specifically, these are parts, key generation, encapsulation, and decapsulation. Algorithm implementation and simulations were performed in the Vivado software simulation environment, created by Xilinx. Subsequently, the synthesis and implementation was performed and the Intellectual property block was designed, the key part of which covered the functionality of the NEXYS A7 FPGA board was not available. The last part of the work deals with the workflow algorithm for implementation on FPGA board NEXYS A7.
Implementation of Digital Circuit for High-Speed Network Communication in FPGA
Kondys, Daniel ; Cíbik, Peter (oponent) ; Smékal, David (vedoucí práce)
Network cards with a hardware acceleration feature are a popular solution for meeting the ever-increasing demands for throughput in high-speed networks. Utilizing the FPGA chips as the hardware acceleration elements, this thesis presents a generic and highly modular digital circuit for FPGA that manages data transfers in form of Ethernet frames at rates reaching up to 400 Gbps. High-end FPGAs often contain hard IP blocks that simplify communication over the Ethernet protocol. The target FPGAs Intel Stratix 10 and Intel Agilex contain the E- and F-tile hard IP blocks for Ethernet, respectively. Before explaining the architecture of the designed digital circuit, it focuses on the theoretical background describing the basic functions of the Ethernet protocol, the given Intel FPGAs and the provided Ethernet hard IP blocks. After explaining its design and implementation, the thesis describes the steps taken during verification and hardware tests executed on platforms with the given FPGAs. The results of these tests indicated a successful implementation, as the data rate of 400 Gbps was reached. This digital circuit aims to be a part of the FPGA design for the XpressSX AGI-FH400G network card (among others) created by companies CESNET z.s.p.o and REFLEX CES.

Národní úložiště šedé literatury : Nalezeno 63 záznamů.   1 - 10dalšíkonec  přejít na záznam:
Viz též: podobná jména autorů
3 Smékal, D.
1 Smékal, Drahoslav
Chcete být upozorněni, pokud se objeví nové záznamy odpovídající tomuto dotazu?
Přihlásit se k odběru RSS.