Hlavní stránka > Výsledky hledání: Matečný, František
Hledej:
Tipy pro vyhledávaní :: Rozšířené hledání
Hledej ve sbírkách:
Seřadit podle: Zobrazit výsledky: Výstupní formát:
Národní úložiště šedé literatury Nalezeno 4 záznamů.  Hledání trvalo 0.01 vteřin. 
Hardwarová realizace numerického integrátoru s metodou vyššího řádu
 Matečný, František ; Veigend, Petr (oponent) ; Šátek, Václav (vedoucí práce)
Práca popisuje numerickú integráciu a riešenie obyčajných diferenciálnych rovníc pomocou metódy Taylorovej rady v rôznych typoch integrátorov. Ďalej je popísaná aritmetika pevnej a pohyblivej rádovej čiarky. Následne sú predstavené návrhy a spôsob výpočtu paralelných integrátorov s operáciou násobenia a delania v prevedení pevnej a pohyblivej rádovej čiarky. Súčasťou práce je taktiež popísanie integrátorov vo VHDL a ich implementácia v FPGA. V závere práce je analyzovaná časová zložitosť výpočtu s inými numerickými metódami.
Úplný záznam
Simulátor procesoru s operací dělení
 Matečný, František ; Šátek, Václav (oponent) ; Kunovský, Jiří (vedoucí práce)
Práca sa zaoberá numerickou integráciou a operáciou delenia. Najskôr je čitateľ oboznámený s numerickým riešením diferenciálnych rovníc s operáciou delenia pomocou Taylorovej rady. Ďalej je vysvetlený princíp delenia v hardvéri algoritmom SRT a je predstavený návrh sériovo-paralelného a paralelného deliaceho integrátora v pevnej rádovej čiarke. Praktickým cieľom práce je implementácia paralelného deliaceho integrátora a vytvorenie programového simulátora tohoto integrátora.
Úplný záznam
Hardwarová realizace numerického integrátoru s metodou vyššího řádu
 Matečný, František ; Veigend, Petr (oponent) ; Šátek, Václav (vedoucí práce)
Práca popisuje numerickú integráciu a riešenie obyčajných diferenciálnych rovníc pomocou metódy Taylorovej rady v rôznych typoch integrátorov. Ďalej je popísaná aritmetika pevnej a pohyblivej rádovej čiarky. Následne sú predstavené návrhy a spôsob výpočtu paralelných integrátorov s operáciou násobenia a delania v prevedení pevnej a pohyblivej rádovej čiarky. Súčasťou práce je taktiež popísanie integrátorov vo VHDL a ich implementácia v FPGA. V závere práce je analyzovaná časová zložitosť výpočtu s inými numerickými metódami.
Úplný záznam
Simulátor procesoru s operací dělení
 Matečný, František ; Šátek, Václav (oponent) ; Kunovský, Jiří (vedoucí práce)
Práca sa zaoberá numerickou integráciou a operáciou delenia. Najskôr je čitateľ oboznámený s numerickým riešením diferenciálnych rovníc s operáciou delenia pomocou Taylorovej rady. Ďalej je vysvetlený princíp delenia v hardvéri algoritmom SRT a je predstavený návrh sériovo-paralelného a paralelného deliaceho integrátora v pevnej rádovej čiarke. Praktickým cieľom práce je implementácia paralelného deliaceho integrátora a vytvorenie programového simulátora tohoto integrátora.
Úplný záznam

Chcete být upozorněni, pokud se objeví nové záznamy odpovídající tomuto dotazu?
Přihlásit se k odběru RSS.
Digitální repozitář :: Hledej :: Nový záznam :: Personalizace :: Nápověda
Powered by Invenio v1.1.2
Spravuje admin.invenio@techlib.cz
Tato stránka je dostupná také v následujících jazycích:
Česky  English