Národní úložiště šedé literatury Nalezeno 32 záznamů.  1 - 10dalšíkonec  přejít na záznam: Hledání trvalo 0.00 vteřin. 
Automatizovaný skleník pro mladé rostliny orchidejí
Chovančíková, Lucie ; Dvořák, Vojtěch (oponent) ; Šťáva, Martin (vedoucí práce)
Cílem této práce je sestrojení automatizovaného skleníku, který bude zajišťovat ideální podmínky pro orchideje ve skleníku – tj. vlhkost, teplotu, zalévání, cirkulaci vzduchu apod. První část práce se zaobírá rozborem dosavadních řešení ať už komerčních či odborných. Druhá část práce se zaobírá obecným popisem skleníku. Najdeme zde technické parametry, účel a funkci jednotlivých komponent. Třetí část se zaobírá návrhem a konstrukcí hardwaru. Ve čtvrté části nalezneme popis VHDL popisu. V posledních dvou částech se dočteme, jak byl celý skleník zkonstruován a jak ho lze ovládat.
Behaviorální syntéza digitálních obvodů
Jendrušák, Ján ; Fujcik, Lukáš (oponent) ; Dvořák, Vojtěch (vedoucí práce)
Táto práca sa zaoberá praktickým otestovaním behaviorálnej syntézy ako spôsobu návrhu digitálnych obvodov a jej momentálnym progresom pri tvorbe RTL popisov. V úvode práce sú popísané hlavné úlohy behaviorálnej syntézy spolu s knižnicou tried jazyka C++ nazvanou SystemC, ktorá implementuje hardvérové konštrukcie, dátové typy s definovateľnou dátovou šírkou a vie pracovať s časom. Ďalej sa práca zameriava na diskrétnu Fourierovu transformáciu a jej modifikáciu pre efektívnejší výpočet – rýchlu Fourierovu transformáciu. V praktickej časti práce je navrhnutý referenčný model algoritmu FFT, ktorý je ďalej vhodne upravený a prevedený nástrojom pre behaviorálnu syntézu Stratus High-Level Synthesis do viacerých hardvérových architektúr.
Testovací rozhraní integrovaných obvodů s malým počtem vývodů
Tománek, Jakub ; Dvořák, Vojtěch (oponent) ; Šťáva, Martin (vedoucí práce)
Práce prozkoumává možnosti snížení počtu potřebných vývodů pro testovací rozhraní zákaznických integrovaných obvodů (ASIC). V první části práce jsou popsána existující řešení a shrnuty principy, které je možné za tímto účelem využít. V druhé části práce konkrétní řešení čtyřvodičové, třívodičové, dvouvodičové, jednovodičové a nulavodičové rozhraní. Na závěr jsou shrnuty výhody a nevýhody jednotlivých přístupů pro řešení problematiky a navržených řešení.
Implementace přijímače a vysílače protokolu RMAP do FPGA
Walletzký, Ondřej ; Fujcik, Lukáš (oponent) ; Dvořák, Vojtěch (vedoucí práce)
Práce se zabývá návrhem a implementací řadičů protokolu RMAP používaného pro přístup do paměti mezi koncovými uzly sítě SpaceWire. V teoretické části seznamuje se sítí SpaceWire, poté podrobně popisuje protokol RMAP a sběrnicové rozhraní AMBA AHB. Praktická část se věnuje návrhu architektury řadičů zmíněného protokolu na základě standardů protokolu RMAP a sběrnice AMBA AHB. Na základě navržené architektury se pak věnuje návrhu dílčích bloků. Následně popisuje použité metody verifikace navržených řadičů a jejich testování v cílovém obvodu FPGA. Nakonec analyzuje maximální frekvenci řadičů a jejich požadavky na zdroje cílového obvodu FPGA na základě odhadů syntézy.
Zpracování síťového provozu na velmi vysokých rychlostech
Cabal, Jakub ; Dvořák, Vojtěch (oponent) ; Fujcik, Lukáš (vedoucí práce)
Různá síťová zařízení vyžadují zpracování síťového provozu. Pro zpracování síťového provozu je většinou nutné extrahovat hlavičky jednotlivých protokolů obsažených v přijatých ethernetových rámcích. Zpracované hlavičky pak lze upravit a znovu poskládat do ethernetových rámců a odeslat zpět do sítě. Tato práce se zabývá návrhem a implementací obvodu pro analýzu a extrakci hlaviček protokolů a obvodu pro skládání ethernetových rámců z hlaviček protokolů. Obvody budou navrženy pro přenosovou rychlost až 400 Gb/s a budou implementovány prostřednictvím technologie FPGA.
Dopady ekonomické krize na regionální vývoj České republiky
Dvořák, Vojtěch ; Blažek, Jiří (vedoucí práce) ; Kůs, Jan (oponent)
Bakalářská práce se zabývá dopady globální ekonomické krize na regiony České republiky během let 2008-2009. Zkoumá rozdíly vzniklé během ekonomické krize na úrovni regionů NUTS III, vybraných regionů NUTS IV a velikostních skupin obcí a pokouší se odhalit příčiny těchto rozdílů. Analytický základ práce tvoří databáze s více jak 6 000 obcemi a ukazateli nezaměstnanosti, příjmů z daně z příjmů fyzických osob a vzniklých a zaniklých ekonomických subjektů. Každá obec je pak charakterizována základními statistickými veličinami ukazatelů, jako je medián, průměr, směrodatná odchylka, variační koeficient, korelační koeficient a další. Ukázalo se, že k největším dopadům ekonomické krize docházelo v regionech, které v době před krizí vykazovaly dobrý hospodářský růst. Naopak nejméně se globální ekonomická krize projevila v strukturálně postižených a metropolitních regionech. Klíčová slova: ekonomická krize, dopady, změna, nezaměstnanost, daň z příjmu fyzických osob, ekonomické subjekty
Měření parametrů komunikace přes sběrnici PCI Express
Dujiček, Ondřej ; Dvořák, Vojtěch (oponent) ; Pristach, Marián (vedoucí práce)
Tato práce se zabývá parametry ovlivňujícími propustnost PCI Express sběrnice a jejím výsledkem je návrh a implementace jednotky pro měření parametrů komunikace přes PCI Express sběrnici. Jednotka je implementovaná v jazyce VHDL a zaměřuje se na generování provozu až o rychlosti 100 Gb/s a jeho měření. Implementovaná jednotka je schopná pracovat při frekvenci 200 MHz v čipu FPGA Virtex 7 umístěném na akcelerační kartě COMBO-100G. Implementovaná jednotka je řízena ze software přes rozhraní MI32 a je schopna měřit množství přenesených paketů, množství přenesených dat přijatých a odeslaných. Tyto informace dále exportovat do software pomocí rozhraní MI32
Development, description and evaluation of a basic course for German as foreign language in the education of adult people - levels B1 - B2
Dvořák, Vojtěch ; Vachková, Marie (oponent) ; Berglová, Eva (vedoucí práce)
Ve své diplomové práci predstavuji inovativní systém pro výuku cizích jazyku v prostredí firem. Program, jehož základ byl položen v letech 2005 - 2008, neustále rozvíjím. Motivem vzniku byla nedostatecná efektivita výuky vedené podle konvencních výukových materiálu. Cílem práce je popsat a vyhodnotit muj výukový program na základe srovnání s temito materiály se zretelem k dosažení úrovne B1/ B2 podle klasifikace Spolecného evropského referencního rámce. Efektivitu výukového procesu ovlivnují subjektivní a objektivní faktory. Objektivními faktory jsou metodické a organizacní zajištení výuky, subjektivními pak individuální ucební predpoklady studenta a schopnost vyucujícího vhodne uplatnit zvolenou metodickou koncepci. Ta je dána výukovým materiálem, který má být navržen tak, aby v maximální míre respektoval ucební dispozice studenta a umožnil optimální vedení výukového procesu v daných podmínkách. Metodický prínos vyucujícího je z nejvetší cásti vymezen metodickou koncepcí zvoleného materiálu, kterou je nucen respektovat. Volba vhodné metodiky je klícová predevším pro ranná stádia osvojování jazyka, kdy je nutné položit dlouhodobe udržitelné gramatické základy a vytvorit fond základní slovní zásoby. Firmy organizují jazykovou výuku pro zvýšení profesních schopností a výkonnosti zamestnancu, která úzce...
Měření parametrů komunikace přes sběrnici PCI Express
Dujiček, Ondřej ; Dvořák, Vojtěch (oponent) ; Pristach, Marián (vedoucí práce)
Tato práce se zabývá parametry ovlivňujícími propustnost PCI Express sběrnice a jejím výsledkem je návrh a implementace jednotky pro měření parametrů komunikace přes PCI Express sběrnici. Jednotka je implementovaná v jazyce VHDL a zaměřuje se na generování provozu až o rychlosti 100 Gb/s a jeho měření. Implementovaná jednotka je schopná pracovat při frekvenci 200 MHz v čipu FPGA Virtex 7 umístěném na akcelerační kartě COMBO-100G. Implementovaná jednotka je řízena ze software přes rozhraní MI32 a je schopna měřit množství přenesených paketů, množství přenesených dat přijatých a odeslaných. Tyto informace dále exportovat do software pomocí rozhraní MI32
AUTOMATED TESTING OF 10GbE DEVICES
Avramović, Nikola ; Dvořák, Vojtěch (oponent) ; Fujcik, Lukáš (vedoucí práce)
This thesis deals with the designs of the functional verification model and the synthesizable tester of the 10Gb Ethernet devices that use XGMII interface. VHDL programming language is used to describe the model. This thesis consists of the creation of the bus functional model and the design of the tester that is implemented as a generic self-test module. The resulting design allows for verification and testing of the PHY and MAC layers. DE5-Net development board was used in the implementation of the tester. The board was fitted with FPGA Stratix V circuit, by Altera.

Národní úložiště šedé literatury : Nalezeno 32 záznamů.   1 - 10dalšíkonec  přejít na záznam:
Viz též: podobná jména autorů
4 DVOŘÁK, Vlastimil
7 DVOŘÁK, Václav
6 DVOŘÁK, Vít
2 Dvořák, V.
2 Dvořák, Viktor
1 Dvořák, Vladimír
3 Dvořák, Vladimír,
4 Dvořák, Vlastimil
7 Dvořák, Václav
6 Dvořák, Vít
1 Dvořák, Vítězslav
Chcete být upozorněni, pokud se objeví nové záznamy odpovídající tomuto dotazu?
Přihlásit se k odběru RSS.