Název: Návrh hardwarového šifrovacího modulu
Překlad názvu: Design of hardware cipher module
Autoři: Bayer, Tomáš ; Stančík, Peter (oponent) ; Sobotka, Jiří (vedoucí práce)
Typ dokumentu: Diplomové práce
Rok: 2009
Jazyk: cze
Nakladatel: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií
Abstrakt: [cze] [eng]

Klíčová slova: A5; bloková šifra; Data Encryption Standard (DES); dešifrování; Enigma; generátor pseudonáhodné posloupnosti; generátor reálné náhodné posloupnosti; GOST 28147-89; Handel-C; hardwarová implementace algoritmu; hardwarové šifrování; HDL; inicializační vektor; International Data Encryption Algorithm (IDEA); kryptoanalýza; kryptografie; kryptologie; Linear Feedback Shift Register (LFSR); návrh hardwarové implementace proudové šifry; návrh hardwarové implementace šifry GOST; P-box permutace; programovací jazyky pro popis hardware; proudová šifra; RC4; režim Cipher Block Chaining; režim Cipher-Feedback; režim Electronic Codebook; režim Output-Feedback; režim čítače; rotorové stroje; S-box substituce; softwarové šifrování; substituční a transpoziční šifry; symetrické a asymetrické šifry; SystemC; SystemCrafter; SystemVerilog; Verilog; VHDL; Vigenrova šifra; šifrování; A5; block cipher; Cipher Block Chaining mode; Cipher-Feedback mode; Counter mode; cryptoanalysis; cryptography; cryptology; Data Encryption Standard (DES); deciphering; Electronic Codebook mode; enciphering; Enigma; GOST 28147-89; Handel-C; hardware design programming languages; hardware enciphering; hardware implementation design of GOST cipher; hardware implementation design of stream cipher; hardware implementation of algorithm; HDL; initialization vector; International Data Encryption Algorithm (IDEA); Linear Feedback Shift Register (LFSR); Output-Feedback mode; P-box permutation; Pseudo-Random-Sequence Generator; RC4; real Random-Sequence Generator; rotor machines; S-box substitution; software enciphering; stream cipher; substitution and transposition ciphers; symetric and asymetric ciphers; SystemC; SystemCrafter; SystemVerilog; Verilog; VHDL; Vigenr cipher

Instituce: Vysoké učení technické v Brně (web)
Informace o dostupnosti dokumentu: Plný text je dostupný v Digitální knihovně VUT.
Původní záznam: http://hdl.handle.net/11012/10170

Trvalý odkaz NUŠL: http://www.nusl.cz/ntk/nusl-547294


Záznam je zařazen do těchto sbírek:
Školství > Veřejné vysoké školy > Vysoké učení technické v Brně
Vysokoškolské kvalifikační práce > Diplomové práce
 Záznam vytvořen dne 2024-04-02, naposledy upraven 2024-04-03.


Není přiložen dokument
  • Exportovat ve formátu DC, NUŠL, RIS
  • Sdílet