Original title: Hardwarová realizace numerického integrátoru s metodou vyššího řádu
Translated title: Hardware Realization of Higher Order Numerical Integrator
Authors: Matečný, František ; Veigend, Petr (referee) ; Šátek, Václav (advisor)
Document type: Master’s theses
Year: 2018
Language: cze
Publisher: Vysoké učení technické v Brně. Fakulta informačních technologií
Abstract: [cze] [eng]

Keywords: diferential equnation; fixed point; floating point; FPGA; integrator; numeric integration; Taylor series; diferenciálna rovnica; FPGA; integrátor; numerická integrácia; pevná rádová čiarka; pohyblivá rádová čiarka; Taylorova rada

Institution: Brno University of Technology (web)
Document availability information: Fulltext is available in the Brno University of Technology Digital Library.
Original record: http://hdl.handle.net/11012/84890

Permalink: http://www.nusl.cz/ntk/nusl-385907


The record appears in these collections:
Universities and colleges > Public universities > Brno University of Technology
Academic theses (ETDs) > Master’s theses
 Record created 2018-09-11, last modified 2022-09-04


No fulltext
  • Export as DC, NUŠL, RIS
  • Share