Original title:
Vizualizace práce CPU
Translated title:
Visualising CPU Activity
Authors:
Ďurčo, Marián ; Češka, Milan (referee) ; Vojnar, Tomáš (advisor) Document type: Bachelor's theses
Year:
2017
Language:
cze Publisher:
Vysoké učení technické v Brně. Fakulta informačních technologií Abstract:
[cze][eng]
Táto práca má slúžiť, ako doplnok výučby na tému RISC pipeline. Samotná práca je tvorená, ako webová aplikácia. Po preskúmaní rôznych nástrojov a knižníc vhodných na túto prácu sme zvolili hlavné dve knižnice React a Redux. Vytvorené riešenie umožňuje podľa vstupu inštrukcií zobraziť inštrukčný tok v RISC pipeline a zároveň stavy registrov a pamäte. Umožňuje jednoduchým spôsobom vykonávanie prechodov medzi jednotlivými časťami vizualizácie. Na základe danej vizualizácie je možné základné pochopenie princípov RISC pipeline a jednotlivých inštrukcií asembleru.
This thesis is intended to be a complement for learning about the RISC pipeline. Product of this thesis is a web application. After reviewing various tools and libraries suitable for this work, we have chosen two main libraries React and Redux. The created solution allows the instruction flow to be displayed in the RISC pipeline as well as states of the registers and the memory. It makes easy to perform transitions between the various parts of the visualization. This visualization allows a basic understanding of the RISC pipeline principles and also individual assembly instructions.
Keywords:
asembler; pipeline; pipelining; React; Redux; RISC; SPA; visualisation; web applications; asembler; pipeline; prúdové spracovanie inštrukcií; React; Redux; RISC; SPA; vizualizácia; webové aplikácie
Institution: Brno University of Technology
(web)
Document availability information: Fulltext is available in the Brno University of Technology Digital Library. Original record: http://hdl.handle.net/11012/69744