Název: Testovací rozhraní integrovaných obvodů s malým počtem vývodů
Překlad názvu: A Test Interface for Integrated Circuits with the Small Number of Pins
Autoři: Tománek, Jakub ; Dvořák, Vojtěch (oponent) ; Šťáva, Martin (vedoucí práce)
Typ dokumentu: Diplomové práce
Rok: 2017
Jazyk: cze
Nakladatel: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií
Abstrakt: [cze] [eng]
Práce prozkoumává možnosti snížení počtu potřebných vývodů pro testovací rozhraní zákaznických integrovaných obvodů (ASIC). V první části práce jsou popsána existující řešení a shrnuty principy, které je možné za tímto účelem využít. V druhé části práce konkrétní řešení čtyřvodičové, třívodičové, dvouvodičové, jednovodičové a nulavodičové rozhraní. Na závěr jsou shrnuty výhody a nevýhody jednotlivých přístupů pro řešení problematiky a navržených řešení. This study explores the possibilities for reducing the number of pins needed for scan mode interface. In the first part of this paper the existing solutions and methods that are usable for this purpose are described. Specific four pin, three pin, two pin, one pin and zero pin interfaces are designed in second part. Advantages and disadvantages of existing solutions and methods as well as designed and proposed interface are summarized in the conclusion.
Klíčová slova: kontrolér pro testování s nízkým množstvím vývodů; scan mód; Skenovací řetězec; testovatelný návrh; trojúrovňová logika; vložené deterministické testování; Design for Testability (DFT); Embedded deterministic testing; Low Pin Count Test (LPCT) controller; Scan chain; scan mod; three-state logic

Instituce: Vysoké učení technické v Brně (web)
Informace o dostupnosti dokumentu: Plný text je dostupný v Digitální knihovně VUT.
Původní záznam: http://hdl.handle.net/11012/66035

Trvalý odkaz NUŠL: http://www.nusl.cz/ntk/nusl-320175


Záznam je zařazen do těchto sbírek:
Školství > Veřejné vysoké školy > Vysoké učení technické v Brně
Vysokoškolské kvalifikační práce > Diplomové práce